Матричные вычислительные системы

1.

Матричные вычислительные
системы

2.

Назначение матричных вычислительных систем - обработка
больших массивов данных (во многом схоже с назначением
векторных ВС). В основе матричных систем лежит матричный
процессор (array processor), состоящий из регулярного массива
процессорных элементов (ПЭ).
Такие системы имеют общее управляющее устройство,
генерирующее поток команд, и большое число ПЭ, работающих
параллельно и обрабатывающих каждый свой поток данных.

3.

Между матричными и векторными системами есть существенная
разница. Матричный процессор интегрирует множество
идентичных функциональных блоков (ФБ), логически
объединенных в матрицу. Не столь существенно, как
конструктивно реализована матрица процессорных элементов —
на едином кристалле или на нескольких. Важен сам принцип - ФБ
логически скомпонованы в матрицу и работают синхронно, то
есть присутствует только один поток команд для всех.
Векторный процессор имеет встроенные команды для обработки
векторов данных, что позволяет эффективно загрузить конвейер
из функциональных блоков. В свою очередь, векторные
процессоры проще использовать, потому что команды для
обработки векторов — это более удобная для человека модель
программирования.

4.

Рассмотрим компоненты обобщенной модели матричной ВС.
Массив процессоров (МПр) осуществляет параллельную
обработку множественных элементов данных.
Контроллер массива процессоров (КМП) генерирует единый
поток команд, управляющий обработкой данных в массиве
процессоров, выполняет последовательный программный
код, реализует операции условного и безусловного
переходов, транслирует в МПр команды, данные и сигналы
управления. Команды обрабатываются процессорами в
режиме жесткой синхронизации.
Сигналы управления используются для синхронизации
команд и пересылок, а также для управления процессом
вычислений, в частности определяют, какие процессоры
массива должны выполнять операцию, а какие - нет.

5.

Шина широковещательной рассылки служит для передачи
команд, данных и сигналов управления из КМП в массив
процессоров.
Шина результата служит для трансляции результатов
вычислений из МПр в КМП (это требуется, поскольку
выполнение операций условного перехода зависит от
результатов вычислений).
Интерфейсная ВМ (front-end computer)
служит для обеспечения пользователя удобным
интерфейсом при создании и отладке программ. В роли
такой ВМ выступает универсальная вычислительная
машина, на которую дополнительно возлагается задача
загрузки программ и данных в КМП. Кроме того, загрузка
программ и данных в КМП может производиться и напрямую
с устройств ввода/вывода.

6.

Рассматривая массив процессоров, следует учитывать, что для хранения
множественных наборов данных в нем, помимо множества процессоров,
должно присутствовать и множество модулей памяти. Кроме того, в
массиве должна быть реализована сеть взаимосвязей, как между
процессорами, так и между процессорами и модулями памяти.
Таким образом, под термином массив процессоров понимают блок,
состоящий из процессоров, модулей памяти и сети соединений.
Дополнительную гибкость при работе с рассматриваемой системой
обеспечивает механизм маскирования, позволяющий привлекать к
участию в операциях лишь определенное подмножество из входящих в
массив процессоров. Маскирование реализуется как на стадии
компиляции, так и на этапе выполнения, при этом процессоры,
исключенные путем установки в ноль соответствующих битов маски, во
время выполнения команды простаивают.

7.

Контроллер массива процессоров
Функции контроллера массива
процессоров:
выполняет последовательный
программный код,
реализует команды ветвления
программы,
транслирует команды и сигналы
управления в процессорные элементы.

8.

9.

ВС ILLIAC IV
Матричная система ILLIAC IV (ILLInois Automated Computer) создана
Иллинойским университетом и корпорацией Бэрроуз (Burroughs
Corporation). Она разрабатывалась с 1966 и в 1972 система
эксплуатировалась в Научно-исследовательском центре НАСА (NASA –
National Aeronautics and Space Administration – Национальное
управление аэронавтики и космоса).
Количество процессоров в системе – 64; быстродействие – 2*108
опер./с; емкость оперативной памяти – 1 М байт; полезное время
составляет 80-85% общего времени работы ILLIAC IV, вес 75 т,
занимаемая площадь 930 м2.
Система ILLIAC IV была включена в вычислительную сеть ARPA
(Advanced Research Projects Agency – Управление перспективных
исследований и разработок Министерства обороны США) и успешно
эксплуатировалось до 1981 г.

10.

Функциональная структура системы ILLIAC IV