Процессоры. Функциональные устройства в составе процессора

1. Организация ЭВМ и систем

ФИО преподавателя: Матюхина Е.Н.
учебный год 2025/2026
online.mirea.ru

2. Содержание дисциплины

1. Процессоры. Функциональные
устройства в составе процессора.
2. Арифметическо-логические
устройства.
3. Устройства управления. Центральное
устройство управления.
4. Устройство управления с жесткой
структурой.
5. Микропрограммное устройство
управления.
6. Преобразование информации
7. Запоминающие устройства.
Микропроцессоры.
8. Технология ПЛИС. Разработка
контроллера на основе
программируемых логических
интегральных схем.
online.mirea.ru

3. Процессоры. Функциональные устройства в составе процессора.

Лекции 1-2.
Процессоры. Функциональные
устройства в составе
процессора.
online.mirea.ru

4.

• Для реализации различных процессов обработки информации, а так же
для управления всеми узлами и устройствами ЭВМ в соответствии с
выполняемой программой или программами.
• Обобщенная структурная схема процессора:
Основные функции процессора:
• выполнение арифметико-логических операций по обработке
информации.
• организация управления как самим процессором при выполнении
текущей программы, так и ВУ(внешние запоминающие устройства на
магнитных дисках, а также внешние ОП, разнообразные устройства
ввода- вывода информации).
online.mirea.ru

5.

• ФУНКЦИОНАЛЬНЫЕ УСТРОЙСТВА
• Функциональные устройства (ФУ) представляют собой сложные
функциональные модули, которые могут использоваться как в качестве
самостоятельных устройств, так и при построении вычислительных
систем (ВС) различного назначения.
• К основным типам ФУ относятся следующие:
• арифметическо-логические устройства;
• устройства управления;
• оперативные запоминающие устройства;
• внешние запоминающие устройства;
• устройства отображения информации и т.д.
online.mirea.ru

6.

• Арифметическо-логическое устройство
• Арифметическо-логическое устройство (АЛУ) – блок ЭВМ, который
служит для выполнения арифметических и логических операций.
• Выполняемые в АЛУ операции можно условно разделить на следующие
группы:
• операции двоичной арифметики для чисел с фиксированной
точкой;
• операции двоичной арифметики для чисел с плавающей точкой;
• операции десятичной арифметики;
• операции индексной арифметики;
• операции специальной арифметики;
• операции над логическими кодами;
online.mirea.ru

7.

• Современные ЭВМ общего назначения обычно реализуют операции всех
приведенных выше групп, а малые и специализированные ЭВМ, как
правило, не выполняют операции над числами с плавающей точкой.
• При необходимости эти операции выполняются специальными
подпрограммами.
• К арифметическим операциям относятся сложение, вычитание,
умножение и деление чисел в двоичных и двоично-десятичных кодах, с
фиксированной точкой и плавающей точкой.
online.mirea.ru

8.

• Группу логических операций составляют операции “инверсии”
(логическое НЕ), “дизъюнкции” (логическое ИЛИ), “конъюнкции”
(логическое И), суммирования по модулю 2 над многоразрядными
двоичными кодами.
• Специальные арифметические операции включают в себя
нормализацию, арифметический сдвиг (сдвигаются только цифровые
разряды, знаковый разряд остается на месте), логический сдвиг
(знаковый разряд сдвигается вместе с цифровыми разрядами).
• В зависимости от кодов, используемых для представления операндов,
АЛУ делятся на последовательные и параллельные.
online.mirea.ru

9.

• В последовательных АЛУ операнды представляются в последовательном
коде, а операции производятся последовательно во времени над их
отдельными разрядами. В параллельных АЛУ операнды представлены
параллельными кодами и операции совершаются одновременно над
всеми разрядами операндов.
• АЛУ последовательного действия в настоящее время практически не
применяются из-за их низкого быстродействия. Все дальнейшее
изложение относится к АЛУ параллельного действия.
• По способу представления чисел различают АЛУ:
• для чисел с фиксированной точкой;
• для чисел с плавающей точкой;
• для десятичных чисел.
online.mirea.ru

10.

• По своим функциям АЛУ является операционным блоком, выполняющим
микрооперации (МО), обеспечивающие прием из других устройств
(например, памяти) операндов, их преобразование и выдачу результатов
преобразования в другие устройства. Каждая МО реализуется
физическим управляющим сигналом (УС). Генерируемая устройством
управления последовательность УС определяется кодом операции
команды.
• По структуре различают АЛУ:
• с жесткой структурой;
• с гибкой (магистральной) структурой.
online.mirea.ru

11.

• АЛУ с жесткой структурой
• Жесткая структура отличается тем, что связи между регистрами и
функциональными узлами, выполняющими преобразование информации,
однозначно реализованы при изготовлении АЛУ и не могут быть
изменены в процессе эксплуатации. Эти связи соответствуют полному
набору алгоритмов выполнения вычислительных и логических операций
в данном АЛУ.
• На рис. представлена упрощенная функциональная схема АЛУ с жесткой
структурой. Основными функциональными узлами (ФУ) в схеме являются
три регистра РГ (1:3) и сумматор. В регистры РГ(1) и РГ(2) поступают из
памяти исходные операнды, в РГ(3) образуются результаты операций.
Кроме того, любой из регистров может также выполнять операции сдвига.
online.mirea.ru

12. Функциональная схема АЛУ с жёсткой структурой

online.mirea.ru

13.

• Связи между регистрами и сумматором реализуются с помощью
логических схем (ЛС), структура которых соответствует набору
алгоритмов, выполняемых данным АЛУ. Процессы обмена информацией
и ее обработка осуществляются за счет поступления управляющих
сигналов (УС), которые формируются в устройстве управления (УУ) в
соответствии с выполняемым алгоритмом. Преимуществом данной
структуры является относительная простота, вследствие чего АЛУ
данного типа используются в основном при построении
специализированных ЭВМ.
online.mirea.ru

14. АЛУ с гибкой структурой

• Идея гибкой структуры состоит в том, что в АЛУ имеется несколько
одинаковых и равнозначных регистров, которые умеют только принимать
и выдавать информацию. При этом любой из этих регистров может
участвовать в каждой вычислительной операции, как в качестве
источника, так и в качестве приемника.
• На рис. представлена упрощенная функциональная схема АЛУ с гибкой
или, как ее еще называют, магистральной структурой.
online.mirea.ru

15.

Функциональная схема АЛУ с гибкой структурой
Г1
Гk
С
…
У
Л
С
У
С
У
M
С
Л
Л
С
в
ОЗУ
С
МАГИСТРАЛЬ ДАННЫХ [1:n]
online.mirea.ru

16.

• Одной из отличительных особенностей этой структуры является наличие
единой двунаправленной магистрали данных, по которой данные
поступают из памяти и любого регистра, а также выдаются в память и
регистры. В состав АЛУ входят несколько регистров РГ(1:к) общего
назначения (РОН), а также сумматор SM и дешифратор DC. Кроме того,
может быть единый блок, реализующий операции сдвигов (на схеме не
показан). Функционирование АЛУ определяется микроинструкциями,
которые поступают из УУ на дешифратор DС. На выходе DC появляются
управляющие сигналы (УС), поступающие на входы V регистров, а также
на логические схемы (ЛС) на входах и выходе сумматора в соответствии
с выполняемым алгоритмом.
• Преимуществом данной структуры является возможность в процессе
отладки или эксплуатации изменять алгоритмы выполнения операций
или добавлять новые. В большинстве современных ЭВМ используются
АЛУ магистрального типа.
online.mirea.ru

17.

• Функциональные узлы
• Функциональные узлы (ФУ) представляют собой конструктивные
функциональные модули 2-го уровня и строятся на основе стандартных
систем цифровых элементов. При построении ЭВМ используются
различные типы функциональных схем, которые реализуют стандартные
алгоритмы обработки и хранения информации.
• Основные типы ФУ:
• регистры (в том числе регистры сдвига),
• счетчики,
• дешифраторы,
• шифраторы,
• сумматоры,
• мультиплексоры,
• демультиплексоры.
online.mirea.ru

18.

• Регистры сдвига
• Регистр – совокупность запоминающих элементов, обеспечивающая
хранение многоразрядных кодов и их простейшие преобразования.
Старший разряд
младший разряд
• Информация, которая хранится в регистре, может сдвигаться в обе
стороны: вправо и влево.
• СДВПР ® от старших разрядов к младшим СДВЛВ ← от младших
разрядов к старшим.
• Регистры, которые оборудуются определенными логическими схемами
для сдвига хранящейся в них информации, называются регистрами
сдвига.
online.mirea.ru

19.

• Регистры сдвига могут быть построены на основе однотактных или
двухтактных триггеров. Двухтактный регистр сдвига вправо на R–Sтриггерах представлен на рис. Схема построена на синхронизируемых R–
S- триггерах. Каждый разряд регистра сдвига включает в себя два
одноступенчатых R–S- триггера.
online.mirea.ru

20.

• Режим сдвига на данной схеме может также рассматриваться как
процесс ввода информации в регистр в последовательном коде
парафазным способом через два входных контакта: РГ[0] и инверсный
ему.
• В данной схеме, кроме того, предусмотрен ввод информации в
параллельном коде однофазным способом. Для этой цели сначала все
триггеры устанавливаются сигналом ГШ в нуль, а затем сигналом ПР
устанавливаются в “1” в соответствии со значением кода W[1:2].
online.mirea.ru

21. Схема регистра сдвига вправо на один разряд

online.mirea.ru

22.

• Составим МОДИС- модель для схемы регистра сдвига.
• Описание переменных:
‘ЗАВИСИМ’ Q [1:2], РГ [1:2];
‘ИНЕЗАВ‘ ГШ, СДВ, ПР;
‘ПНЕЗАВ’ W[1:2], РГ[0];
online.mirea.ru

23.

• Описание схемы:
Q [1] ’:=‘ ‘ЕСЛИ’ ( ПР * W[1] + СДВ + ГШ) > 1 ’ТО’ ↑
‘ИНЕСЛИ’ ГШ ‘ТО’ 0
‘ИНЕСЛИ’ ПР * W[1] ‘ТО’ 1
‘ИНЕСЛИ’ СДВ ‘ТО’ РГ[0]
‘ИНАЧЕ’ Q[1];
1) РГ [1] ’:=‘ ‘ЕСЛИ’ IСДВ ‘ТО’ Q[1]
‘ИНАЧЕ’ РГ[1];
2) 0 РГ [1:2] ‘:=‘ ‘ЕСЛИ’ ГШ ‘ТО’
‘ИНЕСЛИ’ ПР ‘ТО’ W[1:2]
‘ИНЕСЛИ’ СДВ ‘ТО’ ‘СДВПР’ 1
‘ИНАЧЕ’ РГ [1:2];
online.mirea.ru

24.

• Триггеры первой ступени Q[1:2] управляются передними фронтами
импульсов сдвига, а триггеры второй ступени РГ[1:2] - задними фронтами
этих же импульсов.
• Поэтому, как видно из временной диаграммы, моменты срабатывания
триггеров 2-й ступени запаздывают на 0,5 такта.
online.mirea.ru

25.

• Временная диаграмма работы регистра сдвига
online.mirea.ru

26. На схеме сдвиг информации реализуется двухфазным способом. УГО регистра сдвига показано на данном рисунке.

• УГО регистра сдвига на двухтактных R-S- триггерах
online.mirea.ru

27.

• Регистр сдвига на D-триггерах
• Для построения регистра сдвига наиболее удобным является
использование D-триггеров. Соответствующие УГО и логическая схема
представлены на рис.
УГО регистра сдвига вправо на
двухтактных D- триггерах
online.mirea.ru

28.

Регистр сдвига на двухтактных D- триггерах
online.mirea.ru

29.

Счетчики
• Счетчик – многоразрядный ФУ, предназначенный для подсчета
количества импульсов, поступающих на его вход. Схемы счетчиков
разнообразны и их можно классифицировать по нескольким признакам:
• в зависимости от системы счисления, в которой ведется подсчет
числа импульсов, на: а) двоичные; б) двоично-десятичные;
• по способу организации переноса между разрядами счетчика: а) с
последовательным переносом, б) параллельным переносом, в)
групповым переносом;
• в зависимости от арифметической операции, выполняемой
счетчиком: а) суммирующие, б) вычитающие, в) реверсивные;
• по способу управления: а) асинхронные, б) синхронные.
online.mirea.ru

30.

Счетчик с
последовательным
переносом
Двоичный
суммирующий счетчик с
последовательным переносом
асинхронного типа.
online.mirea.ru

31.

На рис. приведены схема и
двоичного суммирующего
счетчика с последовательным
переносом асинхронного типа.
УГО
УГО счетчика
online.mirea.ru

32.

• Ниже показана МОДИС- модель
диаграмма работы счетчика.
этого
счетчика и временная
• Составим МОДИС- модель этого счетчика.
Описание переменных
‘ЗАВИСИМ’ С4 [1:K], Р [1: 2];
‘ИНЕЗАВ’ Р0, ГШ;
• Описание схемы
С4 [1] ’:=‘ ‘ЕСЛИ’ ГШ ‘ТО’ 0
‘ИНЕСЛИ’ Р0 ‘ТО’ IC4 [1]
‘ИНАЧЕ’ C4 [1];
Р1 ‘:=‘ C4 [1] * P0
С4 [1:K] ‘:=‘ ‘ЕСЛИ’ ГШ ‘ТО’ 0
‘ИНЕСЛИ’ Р0 ‘ТО’ C4 [1:K]+1
“ИНАЧЕ’ C4 [1:K];
online.mirea.ru

33.

• Каждый разряд счетчика делит частоту поступающих на его вход
импульсов на 2. У асинхронного счетчика моменты срабатывания
• отдельных разрядов счетчика определяются реальными задержками в
схемах формирования переноса.
• τp - время формирования переноса в одном разряде. Быстродействие
счетчика определяется временем пробега переноса по всем разрядам.
online.mirea.ru

34.

Временная диаграмма работы
счетчика
online.mirea.ru

35.

• Трег= n * τp – время регистрации – интервал времени от момента
поступления на вход счетчика очередного импульса до момента, когда
новое значение установится во всех разрядах счетчика.
• n –количество разрядов в счетчике.
online.mirea.ru

36.

• Счетчик с параллельным переносом
• Как следует из рис. счетчик является синхронным, так как срабатывание
всех триггеров происходит практически одновременно при поступлении
на его вход сигнала Р0 . Схемы формирования переносов строятся по
следующим формулам:
• Р1 ‘:=‘ Р0 * Q1;
• Р2 ‘:=‘ P1 * Q2 = P0 * Q1 * Q2;
• Pк ‘:=’ P0 * Q1 * Q2 * ... * Qk-1; Трег≈ τp.
online.mirea.ru

37.

• Счетчики с параллельным переносом обладают наибольшим
быстродействием, причем Трег теоретически не зависит от количества
разрядов. Однако на практике такие счетчики строятся не более, чем на 8
разрядов.
Счетчик с параллельным переносом
online.mirea.ru

38.

• Счетчик с групповым переносом
Для повышения быстродействия счетчиков с большим количеством
разрядов применяют схемы с групповым переносом.
В схеме на рис. принято, что внутри группы [1: К] разрядов перенос
организован способом параллельным, а между группами –
последовательным.
online.mirea.ru

39.

Двоичный счетчик с групповым
переносом
Полное количество разрядов в счетчике n =КL, где К –
число разрядов в группе, L- количество групп.
τp – время
формирования группового переноса
или переноса между разрядами.
online.mirea.ru

40.

Реверсивный счетчик
• Реверсивный счетчик обеспечивает, как суммирование, так и вычитание
импульсов из содержимого счетчика.
• Существуют две основные структуры реверсивных счетчиков:
• на вход схемы подается одна последовательность входных импульсов,
но в каждый момент времени известен ее знак или режим работы
счетчика,
• на вход
реверсивного счетчика поступают две последовательности
импульсов с разными знаками.
online.mirea.ru

41.

• Схема, представленная на рис., соответствует первой структуре. На
вход схемы поступает одна последовательность сигналов. Триггер знака
ТЗн определяет режим работы счетчика.
Реверсивный счетчик
online.mirea.ru

42.

• В режиме сложения формируется входной сигнал с положительным
знаком и последовательность переносов
• P0 ’:=‘ ТЗн * X0 ;
• в режиме вычитания - последовательность заемов Z0 ‘:=‘ IТЗн * X0 ;
• таким образом, на входе первого триггера Q1 появляются две
последовательности сигналов с разными знаками, что соответствует
второй структуре. На рис. показано УГО реверсивного счетчика этого
типа.
online.mirea.ru

43.

• Составим
МОДИС-описание схемы счетчика, примем, что
состоит из восьми разрядов.
он
Q1 ‘:=‘ ‘ЕСЛИ’ Р0 V Z0 ‘ТО’ IQ1 ‘ИНАЧЕ’ Q1 ;
P1 ‘:=‘ Q1 * P0; Z 1 ‘:=’ IQ1 * Z 0 ;
Q [1:8] ’:=‘ ‘ЕСЛИ’ ТЗн * X0 ‘ТО’ Q[1:8] + 1
‘ИНЕСЛИ’ IТЗн * X0 ‘ТО‘ Q[1:8] – 1
‘ИНАЧЕ’ Q [1:8];
online.mirea.ru

44. Список литературы

online.mirea.ru

45. Спасибо за внимание!

online.mirea.ru