1.92M

Похожие презентации:

Конспект лекций по БЦВУиМ

Процессор. Элементы процессора. Устройство управления. Процессор Intel 8086. Команды. Кодирование команд. Подпрограммы

Введение в архитектуру ЭВМ

8-разрядные микроконтроллеры серии AVR Архитектура. Принцип работы. Аппаратные особенности

Вычислительные средства АСОИУ

Архитектура ЭВМ

Устройство учебной модели компьютера “Е97”

Разработка форматов команд, исполняемых процессором (согласно варианту задания на КП)

Архитектура ЦПУ; ассемблер; формат данных; формат команд; адресация операндов; система команд

Программирование на машинно-ориентированном языке

LB2

1.

ЛАБОРАТОРНАЯ РАБОТА №2
по дисциплине: "Цифровые системы коммутации"
"СПОСОБЫ АДРЕСАЦИИ"
АВТОРЫ
методические указания

2.

НЕПОСРЕДСТВЕННАЯ
АДРЕСАЦИЯ
ПРЯМАЯ
АДРЕСАЦИЯ
ОТНОСИТЕЛЬНАЯ
АДРЕСАЦИЯ
КОСВЕННАЯ
АДРЕСАЦИЯ
ВЫХОД В ГЛАВНОЕ МЕНЮ

3.

В
РК
БЦУ
П
R1
R2
УА
СчК
РИП
X,Z
РАП
АЛБ
БПП
КОП
БСВ
БСПУУ
БРОН
ГТИ
C2
Б
А
АШ
ИШ
КОП П
R1
R2
к КВВ др. ПР
C2 (B , Y)
Y,Z
Yчт,Yзп
Yчт
ВЫХОД
ПЗУ
ОЗУ
СБРОС

4. ФАЗА ВЫБОРКИ

В
Y2
Y9
ФАЗА ВЫБОРКИ
РК
П
R1
R2
УА
СчК
РИП
X,Z
РАП
АЛБ
БПП
КОП
БСВ
БСПУУ
Y3
Счк + 1 Содержимое счетчика
команд увеличивается на
БРОН
единицу.
ГТИ
C2
НЕПОСРЕДСТВЕННАЯ АДРЕСАЦИЯ
Y8
Y1
Y4
Команда выбирается из
ячейки памяти
Y5
Б
А
АШ
ИШ
Y7
Y6
КОП П
R1
R2
к КВВ др. ПР
C2 (B , Y)
Y,Z
Yчт,Yзп
Yчт
ВЫХОД
БЦУ
ПЗУ
ОЗУ
СБРОС

5. ФАЗА ИСПОЛНЕНИЯ

В
Счк + 1 Содержимое счетчика
Y3 на
команд увеличивается
единицу.
Y21
Y20
ФАЗА ИСПОЛНЕНИЯ
Y9
РК
П
R1
R2
Y14
Y8
Y17
Y1
Б
Y4
А
АШ
ИШ
Y7
Команда выбирается из
ячейки памяти
Y5
Y6
КОП П
R1
R2
к КВВ др. ПР
C2 (B , Y)
Y,Z
Yчт,Yзп
Yчт
ВЫХОД
ГТИ
C2
Y19
Y2
Код операции и признак из
РК передается в УА.БЦУ
Адрес первого операнда R1
подается в УА. Находится
место положения первого
операнда.
УА
СчК
Над операндами x и y в
АЛБ выполняется заданная
арифметико-логическая
операция.
РИП
X,Z
РАП
АЛБ
БПП
КОП
БСВ
БСПУУ
БРОН
ПЗУ
ОЗУ
СБРОС

6.

В
РК
БЦУ
КОП
П
R1
R2
УА
СчК
РИП
X,Z
РАП
АЛБ
НАЧАТЬ ЗАНОВО?
БПП
БСВ
БСПУУ
БРОН
ГТИ
C2
НЕТ
ДА
КОП П
АШ
ИШ
R1
R2
к КВВ др. ПР
C2 (B , Y)
Y,Z
Yчт,Yзп
Yчт
ПЗУ
ОЗУ
Б
А

7.

8.

Счк + 1 Содержимое счетчика
команд увеличивается на
единицу.
Y3
РК
БЦУ
УА
СчК
РИП
П
R1
R2
C2
ПРЯМАЯ АДРЕСАЦИЯ
Y2
Y10
Y24
Y14
Над операндами x и y в
АЛБ выполняется
заданная арифметикологическая
операция.Дальнейшие
действия зависят от
Команда
значениявыбирается
признака Риз
ячейки
памяти
записи
результата
(если
Р=1,то)
РАП
АЛБ
БПП
БСВ
КОП
X,Z
Y8
Y4
Y6
R1
к КВВ др. ПР
C2 (B , Y)
ПЗУ
А
Y23 Y27
Y,Z
ОЗУ
(Yчт)
Yчт,Yзп
Yчт
ВЫХОД
Б
АШ
ИШ
Y22
R2
Адрес первого операнда R1
подается в УА. Находится
место положения первого
операнда.
Y18
Y26
КОП П
ГТИ
Y1
Y7
Y5
В
Y9
Y25
Y20
БРОН
БСПУУ
Код операции и признак из
РК передается в УА.
ОЗУ
СБРОС

9.

10.

В
РК
БЦУ
П
R1
R2
УА
СчК
РИП
X,Z
РАП
АЛБ
БПП
КОП
БСВ
БСПУУ
БРОН
ГТИ
C2
Б
А
АШ
ИШ
КОП П
R1
Y,Z
R2
C2 (B , Y)
Yчт,Yзп
Yчт
ВЫХОД
ПЗУ
ОЗУ
СБРОС

11.

В
Y20
Код операции и признак из
РК передается в УА.
Y9
Y25
РК
БЦУ
Адрес первого
второго
операнда R1
R2
передается в УА.
П
R1
R2
УА
СчК
РИП
X,Z
РАП
АЛБ
БПП
КОП
БСВ
Y2
БСПУУ
БРОН
Y3
ГТИ
C2
Y13
Y19
ОТНОСИТЕЛЬНАЯ АДРЕСАЦИЯ
Над
операндами
в АЛБ
Над
операндами
выполняетсязаданная
заданная
выполняется
арифметико-логическая
арифметико-логическая
операция.
операция.Дальнейшие
действия зависят от
значения признака Р
записи результата (если
Р=1, то)
Команда
выбирается из
ячейки памяти.
Y10
Y24
Y14
Y4
А
АШ
ИШ
Y26
Y22
Y6
Б
Y17
Y8
Y7
Y5
Y1
Y23 Y27
ОЗУ
(Yчт)
КОП П
R1
Y,Z
R2
C2 (B , Y)
Yчт,Yзп
Yчт
ВЫХОД
ПЗУ
ОЗУ
СБРОС

12.

13.

14.

Y3
РК
П
R1
R2
УА
СчК
РИП
РАП
АЛБ
БПП
X,Z
ГТИ
C2
Y13
Y24
Y10
КОСВЕННАЯ АДРЕСАЦИЯ
Адрес первого операнда R1
подаётся в УА и находится
местоположение первого
операнда.
Адрес второго операнда
R2 подаётся в УА.
Y14
Над операндами x и y в
АЛБ выполняется
заданная арифметикологическая
операция.Дальнейшие
действия зависят от
значения признака P
записи результата (если
Р=1,то )
Y4
АШ
ИШ
Y26
Y22
R1
Y23 Y27
ОЗУ
(Yчт)
Y,Z
R2
C2 (B , Y)
Yчт,Yзп
Yчт
ПЗУ
Б
А
Y7
КОП П
ВЫХОД
В
БЦУ
КОП
БСВ
БСПУУ
Y2
Y25
Y20
БРОН
Код операции и признак из
РК передаётся в УА.
ОЗУ
СБРОС

15.

16.

1. Цель работы:
1.1. Ознакомиться с конструкцией блока БЦУ.
1.2. Ознакомиться с принципом работы БЦУ при непосредственной,
прямой, косвенной и относительной адресации.
2. Литература:
2.1. Аваков Р.А. , Шилов О.С. , Исаев В.И. основы автоматической коммутации . -М.: Радио
и связь , 1981.
2.2. Иванова О.Н. и др. Программное обеспечение АТС. -М.: Радио и связь 1978.
3. Задание:
3.1. Изучить структуру БЦУ.
3.2. Изучить работу БЦУ при различных видах адресации.
3.3. Ответить на вопросы допуска.
3.4. Оформить отчет по проделанной работе.
4. Подготовка к работе:
4.1. Начертить структурную схему БЦУ.
4.2. Изучит выполнение команд при прямой, непосредственной, косвенной и относительной
адресации.
4.3. Ответить на вопросы допуска:
4.3.1. Поясните структурную схему процессора.
4.3.2. Поясните назначение основных блоков процессора.
4.3.3. Какие вы знаете виды адресации команд?
5. Порядок выполнения работы:
5.1. Включить ПЭВМ.
5.2. На рабочем столе найти папку «специальность 2004», после чего найти папку
Лабораторная работа №2 «Способы адресации».
5.3. В этой папке найти файл «Лабораторная работа №2».
5.4. С помощью указателя мыши выберите необходимый раздел меню нажатием левой
клавиши.
5.5. Зайти в раздел «начать работу» перед вами появится слайд, где прослеживается работа
БЦУ при различных видах адресаций. Путем выбора необходимого вида адресации проследить
работу БЦУ при непосредственной, прямой, косвенной и относительной адресациях. Данные
результаты записать в таблицу 1. Переход тактов осуществляется с помощью клавиши «пробел».
В разделе «методические указания » просматривается описание лабораторной работы
с помощью клавиш вверх и вниз.
В разделе «тестирование» необходимо пройти тест. Для запуска теста в
регистрационном окне необходимо ввести пароль заданный преподавателем и с помощью
клавиши ENTER выбирается тест.

17.

№
п/п
1
Вид адресации
Признак
адресации
Таблица 1
Алгоритм работы
Непосредственная
2
Прямая
3
Косвенная
4
Относительная
6. Содержание отчета:
6.1. Наименование работы.
6.2. Цель работы.
6.3. Структурная схема БЦУ.
6.4. Таблица результатов наблюдения.
6.5. Вывод о проделанной работе.
7. Контрольные вопросы:
7.1. Перечислите основные блоки БЦУ.
7.2. Назначение блоков БЦУ.
7.3. Из каких фаз состоит выполнение программ.
7.4. Поясните алгоритм выполнения программы при непосредственной адресации.
7.5. Поясните алгоритм выполнения программы при косвенной адресации.
7.6. Поясните алгоритм выполнения программы при прямой адресации.
7.7. Поясните алгоритм выполнения программы при относительной адресации.

18.

8. Приложение:
Способы адресации данных и команд, их реализация процессором.
В зависимости от способа задания в команде абсолютного адреса второго операнда
различают непосредственную, прямую, косвенную и относительную адресации. Способ адресации
задается признаками ПА операционной части команды.
При использовании способа непосредственная адресация второй операнд размещается
непосредственно в адресной части А2 команды, поэтому каких-либо дополнительных сведений о
его местонахождении в основной памяти не требуется. При коротком формате команды второй
операнд (y) размещается в поле R2 адресной части команды, при длинном формате команды - в
поле С2. При этом всегда признак Р=0.
Рассмотрим в качестве примера порядок выполнения процессором команды,
использующей непосредственную адресацию в длинном формате. Будем предполагать, что
основная память состоит из 16-разрядных ячеек памяти и команда хранится в двух соседних
ячейках памяти с адресами a и a+1.
Как уже отмечалось, процесс выполнения любой команды подразделяется на фазы
выборки и исполнения.
Фаза выборки команд реализуется процессором стандартным образом и в
рассматриваемом случае состоит из следующей последовательности действий:
1) СчК (a) - А - В - РАП ;
у1 у2 у3
адрес выбираемой команды из СчК по управляющим сигналам У1, У2, У3 вырабатываемым
УА, передается через А и В в РАП;
2) РАП (a) - АШ - ПЗУ;
у4
у5
адрес выбираемой команды из РАП через адресную шину памяти передается в ПЗУ;
3)ПЗУ (Учт);
по сигналу считывания из БЦУ команда выбирается из ячейки памяти с заданным адресом;
4) ПЗУ (к) - ИШ - РИП \к\
у6
у7
выбранная команда передается из ПЗУ через информационную шину памяти в РИП;
5) РИП (к) - А - В - РК
у8 у2 у9
Счк (a) - СчК(a+1).
Команда из РИП передается через шину А и В в РК. Одновременно содержимое СчК
увеличивается по сигналу у10 из БЦУ на единицу, подготавливая фазу выборки следующей
команды или второй половины данной команды.
Фаза исполнения команд реализуется процессором различным образом для разных
команд. Пусть выбранная команда задает выполнение некоторой арифметико-логической
операции (*) над первым операндом x , который хранится в регистре Р БРОН (т.е. R1=i), и вторым
операндом у размещенным непосредственно в поле С2 второй половины команды, занимающей в
ПЗУ ячейку с адресом а + 1. Тогда реализация процессором фазы исполнения команды
заключается в выполнении следующей последовательности действий:
1) РК(КОП, П) - УА;
у11
код операции и признаки из РК передаются в УА, где осуществляется их дешифрация и
вырабатывается последовательность управляющих сигналов, задающая порядок реализации фазы
исполнения данной команды;
2) РК (R1) - УА, Р, \х\ - А - АЛБ\х\
у12
у13 у14
поле R1 команды из РК передаются в УА, который в результате его дешифрации
вырабатывает управляющий сигнал у13 по которому операнд Х считывается из регистра Р БРОН и
через шину А передается в АЛБ.
3) выполняются действия (1) ..... (5) по выборке второй половины команды (операнда у)
из ПЗУ в РК.
4) РК(у) - Б - АЛБ(у)
у17 у19

19.

непосредственный операнд у из РК передается через шину Б в АЛБ
5) АЛБ(х,у) -- АЛБ(z)
у*
над операндами х и у в АЛБ выполняется заданная арифметико-логическая операция (*);
6) РК(Р11 - УА, АЛБ(z) - В - Pi(z)
у12
у20 у21
результат z операции передается из АЛБ через шину В в регистр Pi БРОН.
При использовании способа прямой адресации местонахождение второго операнда задается
адресной частью А2 команды. При этом если второй операнд хранится в регистре БРОН, то
используется короткий формат команды и номер регистра БРОН указывается в поле R2. Если
второй операнд хранится в ячейке основной памяти, то используется длинный формат команды и
абсолютный адрес этой ячейки указывается в поле С2.
Рассмотрим порядок выполнения
процессором команды, использующей прямую
адресацию в длинном формате. Поскольку реализация фазы выборки команды одинакова для всех
команд, опишем последовательность действий процессора при реализации фазы исполнения
данной команды.
1) РК (КОП, П) - УА;
у11
2) РК (R1) - УА,Pi (х) - А - АЛБ(х)
у12
у13 у14
3) выполняются действия (1)...... (5) по выборке второй половины команды
(абсолютного адреса b) из ПЗУ в РК;
4) РК(b) - А - В - РАП(b);
у18 у2
у3
5) РАП (b) - АШ - ОЗУ;
у4
у22
6) ОЗУ (Учт);
7) ОЗУ(у) - ИШ - РИП(у);
у23
у7
8) РИП(у) - Б -- АЛБ (у);
у24 у10
9) АЛБ(х,у) - АЛБ(z).
Дальнейшие действия зависят от значения признака Р записи результата.
Если Р=1, то:
10) АЛБ(z) - В - РИП(z);
у20 у25
11) РАП(b) - АШ -- ОЗУ;
у4
у22
12) РИП(z) - ИШ - ОЗУ;
у26
у27
При использовании способа косвенной адресации абсолютный адрес ячейки памяти, в
которой находится второй операнд, указывается не в адресной части команды, а хранится в
регистре БРОН (при коротком формате команды) или в другой ячейки памяти (при длинном
формате команды). Номер этого регистра БРОН указывается в поле R2 команды, абсолютный
адрес ячейки памяти - в поле С2 команды.
Рассмотрим фазу исполнения команды, использующей косвенную адресацию в коротком
формате. В этом случае абсолютный адрес b ячейки памяти, содержащей второй операнд, будет
храниться в регистре Рi БРОН, номер которого указан в поле R2 команды.
1) РК(КОП,П) - УА;
у11
2) РК(R1) - УА, Pi(х) - А - АЛБ(х);
у12
у13 у14
3) РК(R2) - УА, Pi(b) - А - В - РАП(b).
у15
у13 у2 у3
Далее выполняются действия (5)....... (12) , описанные для способа прямой адресации.
Косвенная адресация используется обычно в случаях, когда каких-либо данных
формируются в процессе выполнения программ либо когда эти адреса заносятся заранее в
специальные таблицы с целью повышения гибкости программного обеспечения ЭУС.

20.

При использовании способа относительной адресации абсолютный адрес ячейки памяти, в
которой хранится второй операнд, формируется процессором как сумма начального адреса массива
НАМ, хранящегося в регистре БРОН, номер которого указан в поле R2 команды, и относительного
адреса («смещения») ячейки в массиве, заданного полем С2 команды.
Рассмотрим фазу исполнения команды, использующей относительную адресацию. При этом
будем предполагать, что НАМ хранится в регистре Pi БРОН.
1) РК(КОП, П) - УА;
у11
2) РК(R2) - УА, Pi(НАМ) - А - АЛБ(НАМ);
у15
у13 у14
3) выполняются действия (1)......... (5) по выборке второй половины команды (смещения
С2) из ПЗУ в РК;
4) РК(С2) - В - АЛБ(С2);
у17 у19
5) АЛБ(НАМ,С2) - АЛБ(b);
у
6) АЛБ(b) - В - РАП(b);
у20 у3
7) РК(R1) - УА, Рi(х) - А - АЛБ(х).
у12
у13 у14
Далее выполняются действия (5)...... (12), описанные для способа прямой адресации.
Рассмотренные способы прямой, косвенной и относительной адресации используются также в
ЭУМ для задания местонахождения команд в основной памяти. При этом формируемый по
соответствующему правилу абсолютный адрес ячейки памяти, в которой находится нужная команда ,
заносится в счетчик команд процессора и используется при реализации фазы выборки команды.
Выход в главное меню

21.

В
БЦУ
УА
СчК
РИП
РАП
АЛБ
БПП
БСВ
БСПУУ
БлокСчетчик
сопряжения
с периферийными
команд.
управляющими
Вырабатывает устройствам(ПУУ).
адрес
Предназначен
для взаимодействия с РК
БРОН
следующей
команды
Блок центральногоПУУ.
управления является
программы.
КОП
главнымX , блоком
процессора
и
Z
П
предназначен для организации R1
синхронной работы всех блоков и R2
взаимодействия всех блоков между C2
собой.
Регистр команд.
Предназначен для
ГТИ
хранения
пришедшей
команды.
Управляющий
Регистр
автомат.
информационной
Генератор
тактовых импульсов.
Арифметико-логический
Блок
прерывания
Блок
Б
Блок регистров общегоВырабатывает микрокоманды
памяти.
Предназначен
для
Вырабатывает
тактовые
блок.
Выполняет
Регистр
адресной
программ.
статистики Используется
назначения.
длявыполнения одной
для
приема
команды
информации
из
импульсы
для обеспечения
функции
арифметикопамяти.
Предназначен
А
времени.
хранения промежуточных
программы.
ячейки
памяти
ЗУ.
синхронной
работы всех
логических
операций.
для подачи адреса в
АШ
данных, адресов и индексов.
блоков.
ЗУ.
ИШ
КОП П
R1
Y,Z
R2
C2 (B , Y)
Yчт,Yзп
Yчт
ВЫХОД
ПЗУ
ОЗУ

22.

АВТОРЫ
РУКОВОДИТЕЛЬ
Ы
Т
Н
Е
Д
У
Т
С
И
Л
И
Н
ВЫПОЛ
:
1
0
1
С
ГРУППЫ
ГРОМОВА Н.Ф.
ФИЛИППОВ Д.О.
Васильева О.В.
ВЫХОД В ГЛАВНОЕ МЕНЮ
Для завершения работы
Нажмите клавишу «ESC»

English Русский Правила