Похожие презентации:
Полупроводниковые ЗУ
1.
Полупроводниковые ЗУАдресные
Последовательные
Ассоциативные
ROM
FIFO
RAM
Стековые (LIFO)
Файловые
Циклические
(VRAM)
ПЗУ - ROM (Read Only Memory)
ОЗУ – RAM (Random Access Memory)
FIFO (First In – First Out)
LIFO (Last In – First Out)
2.
ROMROM(M)
PROM
EPROM
EPROM-OTP
EEPROM
ПЗУМ – ROM(M) - Mask ROM
ППЗУ – PROM (Programmable ROM)
РПЗУ-УФ – EPROM (Erasable Programmable ROM)
EPROM – OTP (One Time Programmable ROM)
РПЗУ-ЭС –EEPROM (Electrically Erasable Programmable ROM)
Flash
3.
RAMСтатические (SRAM)
Динамические (DRAM)
Асинхронные
Стандартные
Синхронные
Повышенного
быстродействия
Повышенного
быстродействия
FPM, EDORAM, BEDORAM
SDRAM
DDR SDRAM
RDRAM
4. Структуры ЗУ
5.
6.
7. Структура блочного ЗУ
8. Память с последовательным доступом
Структура VRAM9. Структура FIFO
10. Накопитель ROM(M)
11. Запоминающие элементы PROM
Запоминающие элементы EPROM и EEPROM12. Внешняя организация EPROM
27C12816Kx8
13. Чтение EPROM
14. Запись EPROM
15. Внешняя организация EEPROM
28С648Кх8
16. Структура EEPROM
17. Запись EEPROM
18. Последовательные EEPROM
24С02256х8
19. Интерфейс I2C
20.
Запись байтаЧтение байта по текущему адресу
Чтение байта по произвольному адресу
21. Структурная схема Flash-ROM Am29F200
22. Режимы работы Flash ROM
SA0 00000h – 0FFFFh;SA1 10000h – 1FFFFh;
SA2 20000h – 2FFFFh;
SA3 30000h – 3FFFFh.
Последователь
ность
команд
Кол-во
циклов
Циклы
1
2
Addr
Data
3
4
5
Addr
Data
Addr
Data
Addr
Data
6
Addr
Data
Addr
Data
Чтение
1
RA
RD
Программирование
4
AAA
AA
555
55
AAA
A0
PA
PD
Стирание
кристалла
6
AAA
AA
555
55
AAA
80
AAA
AA
555
55
AAA
10
Стирание
сектора
6
AAA
AA
555
55
AAA
80
AAA
AA
555
55
SA
30
RA – адрес ячейки при чтении;
RD – считываемые данные;
PA – адрес ячейки при программировании (записи);
PD – записываемые данные;
SA – адрес стираемого сектора.
23. Операция программирования
24. Операция стирания сектора/кристалла
25. Запоминающие элементы
Статические ЗУЗапоминающие элементы
n-МОП
КМОП
26. Внешняя организация асинхронных SRAM
27. Синхронные SRAM
ФАП – блок формирования адресов пакета28.
ADSP# - Address Status of Processor – строб адреса нового пакетаCADS# - Cache Address Strobe
ADV# - Advance - инкремент адреса в пакете
29. DDR Pipelined Burst SRAM
DDR - Double Data Rate - двойная скорость передачи данныхCQ и CQ# – дифференциальные выходные сигналы синхронизации
30. Динамические ЗУ
31. Внешняя организация асинхронных DRAM
CBR (CAS Before RAS)Адрес задается
внутренним счетчиком
32. Структурная организация DRAM
33. DRAM повышенного быстродействия первого поколения
Timing: 5 – 3 – 3 – 3Timing: 5 – 2 – 2 – 2
34. Синхронные DRAM (SDRAM)
1. CLK – синхросигнал (по переднему фронту).2. CKE (Clock Enable) разрешения (низкий – режим энергосбережения).
3. CS – сигнал, разрешающий декодирование команд
4. BS0 и BS1 (Bank Select) - сигналы выбора банка.
5. DQM - сигнал маски линий данных
6. A10 - в момент подачи сигнала CAS# задает способ предзаряда строки банка.
tCL (CAS Latency)
(2 – 2.5 – 3)T
tRCD (RAS-to-CAS Delay) (2 – 3)T
tRP (RAS Precharge Time) (2 – 3)T
tAC (Access from Clock)
нс
tRC (RAS Cycle Time) время цикла строки (7 – 8)T (tRC = tRAS+ tRP);
35.
36.
37.
Регенерация (refresh) SDRAM38. Структура DDR SDRAM
39. Режимы работы DDR SDRAM
40. BANK READ ACCESS
41. BANK WRITE ACCESS
42. Особенности реализации DDR2 SDRAM
43. Сравнительная характеристика DDR и DDR2 SDRAM
44. Модули оперативной памяти
Модульпамяти
Частота шины, МГц
100
133
166
200
SDRAM
PC100
-
-
-
DDR SDRAM
PC1600
PC2100
PC2700
PC3200
DDR2 SDRAM
PC3200
PC4300
PC5400
PC6400
SPD (Serial Presence Detect) - последовательный способ идентификации
45. Запоминающий элемент FRAM (ферроэлектрических)
46.
Сравнительные характеристикиРесурс
(кол-во циклов
записи)
1.E+10
Время
записи
ns
Потребление
в активном
режиме
mA
10000
1.E+09
1.E+08
100
Потребление
в режиме
хранения
µA
1000
1000
1.E+07
1.E+06
1.E+05
100
100
10
1.E+04
1.E+03
1.E+02
10
10
1.E+01
1.E+00
1
1
1
FRAM
Ток
Ток
Производитель Наименование
хранения актив.
EEPROM
Ramtron
Atmel
ST
Microchip
Xicor
FLASH
FM24C16
AT24C16
ST24C16
24AA16
X24C16
10µA
18µA
300µA
100µA
150µA
150µA
3mA
2mA
3mA
3mA
Ресурс
циклов
R/WR
1E10
1E6
1E6
1E6
1E5
Время Время
записи записи
байта массива
72µS
10mS
10mS
10mS
10mS
47mS
1.3sec
1.3sec
1.3sec
1.3sec