Układy programowalne (Programmable Logic Devices)

Układy FPGA (Field Programmable Gate Array)

Układy programowalne wyrównują szanse w dostępie do najnowszych technologii…

Metody syntezy logicznej w zadaniach pozyskiwania wiedzy i analizy danych

Przetwarzanie danych zapisanych w tablicach decyzyjnych

7.65M

Категория:

Информатика

Похожие презентации:

W2- struktury danych

Program uruchomieniowy Debug

Podstawy automatyki

Podstawy układów logicznych

1. PODSTAWY UKŁADÓW LOGICZNYCH

Prowadzi:
mgr inż. Piotr Godlewski

2. Organizacja

P. Godlewski
P. Godlewski

3. Egzamin...

Ćwiczenia
50 pkt.
Egzamin uzupełnienie do
100 pkt
Funkcja boolowska

4. Literatura

1. Ashar P., Devadas S., Newton A. R.: Sequential logic synthesis,
Kluwer Academic
2. Minimization Algorithms for VLSI Synthesis, Kluwer Academic
Publishers, Boston, 1984.
3. Brown F. M.: Boolean Reasoning. The Logic of Boolean Equation,
Kluwer Academic Publishers, 1990.
4. Brzozowski J. A, Seger C-J.: Asynchronous Circuits, Springer Verlag,
New York 1995.
5. Brzozowski J., Łuba T.: Decomposition of Boolean Functions Specified
by Cubes. Journal of Multiple-Valued Logic and Soft Computing.
Vol. 9, pp. 377–417. Old City Publishing, Inc., Philadelphia 2003.
6. De Micheli G.: Synthesis and Optimization of Digital Circuits. McGraw-Hill,
New York, 1994. Również tłumaczenie polskie: Synteza i optymalizacja
układów cyfrowych. WNT, Warszawa 1998.
7. Devadas, S., Ghosh, A., and Keutzer, K. Logic Synthesis. McGraw-Hill,
New York, 1994.
8. Gajski D.D.: Principles of digital design. Prentice-Hall International,
New jersey 1997.
9. Hassoun S., Sasao T., Brayton R. (ed.): Logic Synthesis and Verification.
Kluwer Academic Publishers, New York 2002.
10. Iman S., Pedram M.: Logic Synthesis for Low Power VLSI Design, Kluwer
Academic Publishers, 1999.
11. Kamionka-Mikuła H., Małysiak H., Pochopień B.: Układy cyfrowe. Teoria
i przykłady. Wyd. Pracowni Komputerowej Jacka Skalmierskiego.
Gliwice 2003.
12. Kania D.: Synteza logiczna przeznaczona dla matrycowych struktur
programowalnych typu PAL. Politechnika Śląska. Zeszyty Naukowe.
Nr 1619. Gliwice 2004.
13. Katz R. H.: Contemporary logic design. The Benjamin/Cummings
Publishing Company, Inc., Redwood City, 1994
14. Kohavi Z.: Switching and Finite Automata Theory. Mc-Graw-Hill,
New York, 1978.
15. Kuźmicz W.: Układy ASIC w polskich realiach. Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, nr 8, pp. 457-460, 1995.
16. Lala P.K.: Practical digital logic design and testing. Prentice-Hall,
New Jersey 1996.
17. Łuba T.(red.), Rawski M., Tomaszewicz P., Zbierzchowski B.: Synteza
układów cyfrowych. WKŁ Warszawa 2003.
18. Łuba T., Zbierzchowski B., Zbysiński P.: Układy reprogramowalne dla
potrzeb telekomunikacji cyfrowej. Przegląd Telekomunikacyjny
i Wiadomości Telekomunikacyjne, nr 5, 2002.
19.
20.
21.
22.
Łuba T.,
23.
Łuba
T.,
Borowik
G.:
Ojrzeńska-Wójter D.
24.
25.
Układy Synteza
logicznelogiczna
26.
Oficyna Wydawnicza
w zadaniach.
2015
PW WarszawaPW
2011
27.
28.
29.
30.
31.
32.
33.
34.
35.
36.
Łuba T.: Synteza układów logicznych. Wyższa Szkoła Informatyki
Stosowanej i Zarządzania, Wyd. 2, Warszawa 2001.
Łuba T.: Rola i znaczenie syntezy logicznej w technice cyfrowej
układów programowalnych. Elektronika, str. 15 ¸ 19, nr 7-8, 2002.
Łuba T., Jasiński K., Zbierzchowski B.: Programowalne układy
przetwarzania sygnałów i informacji - technika cyfrowa
w multimediach i kryptografii, Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, str. 408-418, nr 8-9, 2003.
Majewski W., Albicki A.: Algebraiczna teoria automatów. WNT,
Warszawa 1980.
Mikołajczak B.: Algebraiczna i strukturalna teoria automatów. PWN,
Warszawa – Łódź 1985.
Mulawka J.: Systemy ekspertowe. WNT, Warszawa 1996.
Mrózek A., Płonka L.: Analiza danych metodą zbiorów
przybliżonych. Zastosowania w ekonomii, medycynie i sterowaniu.
Akademicka Oficyna Wydawnicza PLJ, Warszawa 1999.
McCluskey E. J.: Logic design principles, with emphasis on testable
semicustom circuits. Prentice-hall International, Inc., New Jersey
1986.
Pawlak Z.:Rough Sets. Theoretical Aspects of Reasoning about
Data, Kluwer Academic Publishers, 1999.
Roth C. H.: Fundamentals of Logic Design. West Publ. CO., 1985.
Salsic Z., Smailagic A.: Digital systems design and prototyping
using field programmable logic. Kluwer Academic Publishers, 1997.
Sasao T.: Switching Theory for Logic Synthesis, Kluwer Academic
Publishers, 1999.
Sasao T.: Logic Synthesis and Optimization. Kluwer Academic
Publishers,1993.
Słowiński R.(ed.): Intelligent Decision Support - Handbook of
Applications and Advances of the Rough Sets Theory, Kluwer
Academic Publishers, Dordrecht 1992.
Scholl C.: Functional Decomposition with Application to FPGA
Synthesis. Kluwer Academic Publisher, Boston 2001.
Tyszer J.: Układy cyfrowe. Materiały pomocnicze do wykładów.
Wyd. Politechniki Poznańskiej. Poznań 2000.
Zieliński C.: Podstawy projektowania układów cyfrowych. PWN,
Warszawa 2003.
Zbysiński P., Pasierbiński J.: Układy programowalne – pierwsze
kroki. Wyd. II, Wydawnictwo BTC. Warszawa 2004.

5. Literatura

6. Slajd 6

Z układami logicznymi mamy do czynienia od
dawna...
Rok 1847
6

7. Już w latach 80. 20 wieku

Układ logiczny
7

8. …dzisiaj

miliony bramek logicznych
ASIC
Nowa jakość…
GA
L
PA L
FPGA
FLE
X
EPLD
…programowanie
połączeń
Programowalne moduły logiczne
(Programmable Logic Devices)
8

9. Układy programowalne (Programmable Logic Devices)

to układy scalone, których właściwości
funkcjonalne są definiowane nie przez
producenta, lecz przez końcowego
użytkownika. Najważniejsza cechą tych
układów jest możliwość nadawania im (przez
programowanie) określonych przez
użytkownika cech funkcjonalnych, w jego
laboratorium czy na biurku, a nie w fabryce.
PLD
PLD
9

10. Układy FPGA (Field Programmable Gate Array)

Configurable Logic Block (CLB)
Logic Element (LE)
DATA IN
.di
F
DIN
G
LOGI C
VARIABLES
.a
.b
.c
.d
.e
0
MUX
1
D
Q
RD
QX
F
CO MBINATIONAL
FUNCTION
G
QY
QX
F
G
.X
CLB
OUTPUTS
.Y
QY
F
DIN
G
0
MUX
1
D
Q
RD
E NA BLE
clk
clk
.e c
"1" (ENABLE)
.k
.rd
RE SET
"0" (I NH IB IT)
(GLOBAL RESET)
Reprogramowania i
rekonfiguracji
10

11. Układy programowalne wyrównują szanse w dostępie do najnowszych technologii…

…niezależnie od miejsca zatrudnienia!

12. Slajd 12

Układ kryptograficzny
P
AS
LID
C
F@*q~
PLD
12

13. Slajd 13

Komputerowe systemy projektowania
Ze względu na skomplikowaną budowę struktur
programowalnych ich realizacja nie może się odbywać bez…
GA
L
PA L
FPGA
FLE
X
EPLD
13

14. Slajd 14

Komputerowe projektowanie…
Specyfikacja HDL
Synteza funkcjonalna
Synteza logiczna
Odwzorowanie
technologiczne
FPGA
14
14

15. Slajd 15

Komputerowe projektowanie…
Specyfikacja HDL
Synteza funkcjonalna
Synteza logiczna
Odwzorowanie
technologiczne
FPGA
…aż do
zaprogramowania
układu!
15
15

16. Projektowanie jest proste?

Język opisu
sprzętu
Język VHDL
Synteza automatyczna
Ależ to
bardzo
proste!
Moduł PLD
16

17. Niestety…

Jak je
skonfigurować
???
GA
L
PA L
FPGA
MILIONY BRAMEK !!!
FLE
X
EPLD
17

18. Metoda puzzli

19. Slajd 19

Przykład – prosty układ
kombinacyjny
Układ kombinacyjny
x1
x2
x3
y
UK
x10
.type fr
.i 10
.o 1
.p 25
0010111010
1010010100
0100011110
1011101011
1100010011
0100010110
1110100110
0100110000
0101000010
0111111011
0000010100
1101110011
0100100000
0100011111
0010000110
1111010001
1111101001
1111111111
0010000000
1101100111
0010001111
1111100010
1010111101
0110000110
0100111000
.e
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1

20. Realizacja funkcji F w systemie Quartus

LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
ENTITY tl27 IS
PORT (
in: IN STD_LOGIC_VECTOR(9
DOWNTO 0);
out: OUT STD_LOGIC_VECTOR(0
DOWNTO 0)
);
END tl27;
ARCHITECTURE tl27_arch OF tl27 IS
BEGIN
pandor: PROCESS (in)
BEGIN
CASE in IS
WHEN "0010111010" => out <= "0";
WHEN "1010010100" => out <= "0";
WHEN "0100011110" => out <= "0";
WHEN "1011101011" => out <= "0";
WHEN "1100010011" => out <= "0";
WHEN "0100010110" => out <= "0";
WHEN "1110100110" => out <= "0";
WHEN "0100110000" => out <= "0";
WHEN "0101000010" => out <= "0";
WHEN "0111111011" => out <= "1";
WHEN "0000010100" => out <= "1";
WHEN "1101110011" => out <= "1";
WHEN "0100100000" => out <= "1";
WHEN "0100011111" => out <= "1";
WHEN "0010000110" => out <= "1";
WHEN "1111010001" => out <= "1";
WHEN "1111101001" => out <= "1";
WHEN "1111111111" => out <= "1";
WHEN "0010000000" => out <= "1";
WHEN "1101100111" => out <= "1";
WHEN "0010001111" => out <= "1";
WHEN "1111100010" => out <= "1";
WHEN "1010111101" => out <= "1";
WHEN "0110000110" => out <= "1";
WHEN "0100111000" => out <= "1";
WHEN OTHERS => out <= "0";
END CASE;
END PROCESS pandor;
END tl27_arch;
QuartusII

21. Realizacja funkcji F w systemie Quartus

22. Slajd 22

23. Metody syntezy logicznej w zadaniach pozyskiwania wiedzy i analizy danych

24. Przetwarzanie danych zapisanych w tablicach decyzyjnych

Atrybuty:
wiek
płeć
x1
x2
x3
x4
x5
x6
x7
x8
x9
x10
x11
x12
20
17
25
16
38
25
48
20
21
22
23
24
Female
Female
Male
Female
Male
Female
Female
Female
Male
Male
Male
Male
Stan
cywilny
Married
Single
Single
Single
Single
Single
Single
Single
Married
Married
Married
Married
zawód
Farm
Farm
Business
Farm
Business
Pleasure
Pleasure
Farm
Business
Business
Business
Business
Klasa
decyzyjna
1
2
3
2
3
4
4
2
5
5
5
5
24

25. Zastosowania

Tablice decyzyjne stosuje się np. przy wnioskach kredytowych składanych
w bankach. Ponieważ część z nich jest akceptowana, a część odrzucana,
można dane zebrane w dłuższym okresie czasu zapisać w tablicy
decyzyjnej, uogólnić i dalej stosować w uproszczonej formie do
podejmowania decyzji.
Klientów charakteryzuje się za pomocą następujących cech
jakościowych i ilościowych:
Przykładowo:
- Sytuacja zawodowa: B (bezrobotny), P (pracujący)
- przeznaczenie kredytu: komputer (K), sprzęt audio (A), biżuteria (B)…
- wiek w latach
- stan konta
25

26. Przykładowa tablica danych...

Sytuacja
zawodowa
Przeznaczenie:
Komp., sam.
wiek
Stan konta
Staż pracy w danym
zakładzie pracy
C1
C2
C3
C4
C5
C6
C7
C8
C9
C10
Klasa
P
K
K
S
nie
18
200
20
15
1
tak
P
K
K
S
nie
20
100
20
20
2
tak
B
K
K
R
tak
25
50
40
12
0
nie
P
S
M
R
nie
21
1500
30
20
3
tak
P
S
M
S
nie
25
1500
100
20
2
tak
P
S
M
R
nie
38
1000
100
20
15
tak
26

27. Zastosowania

Po uogólnieniu reguł decyzyjnych…
[wiek > 25] & [stan konta > 70] & [staż pracy > 2] tak
…….
[płeć = kobieta] & [wiek < 25] nie
LERS
27

28. Podsumowanie

Sytuacja ta czyni z Układów logicznych jedną z
najciekawszych dziedzin techniki, której
opanowanie może być kluczem do sukcesu
zawodowego wielu specjalistów elektroniki,
inżynierii komputerowej i telekomunikacji.
28

English Русский Правила