3. АВСиКС

1.

Архитектура
вычислительных систем и
компьютерных сетей
Специальность
«Математическое обеспечение и администрирование
информационных систем»
2 курс, 3 семестр
51 час лекций
экзамен

2.

Ссылка для удалённых
занятий:
https://discord.gg/ycDaUt3
Ссылка на список вопросов
и тем рефератов
https://disk.yandex.ru/d/TtzX_kRKaN17hQ
04.09.2024
Тема 6.Классификация
архитектур
2

3.

Литература:
• Майерс Г. Архитектура ЭВМ (в 2 т.). М.
Мир, 1989.
• Таненбаум Э. Архитектура компьютера.
СПб., Питер, 2002.
• Олифер В.Г., Олифер Н.А.
Компьютерные сети. СПб., Питер, 2001.
• Степанов А.Н. Архитектура
вычислительных систем и
компьютерных сетей, Питер, 2007
04.09.2024
Тема 6.Классификация
архитектур
3

4.

Архитектура компьютера представляет собой
совокупность сведений об основных устройствах
компьютера и их назначении, о способах
представления программ и данных в компьютере, об
особенностях его организации и функционирования.
04.09.2024
Тема 6.Классификация
архитектур
4

5.

Тема 1. Основные устройства компьютера и их
технические характеристики
В состав любого современного компьютера входят:
память — группа устройств, которые обеспечивают хранение
программ и данных;
процессор — одно или несколько устройств, которые
обеспечивают задаваемую программой обработку данных;
устройства ввода/вывода — группа устройств, которые
обеспечивают обмен, то есть прием и передачу данных между
пользователем и машиной или между двумя или более
машинами.
04.09.2024
Тема 6.Классификация
архитектур
5

6.

Оперативная память
Бит ─ элементарное устройство памяти, которое служит для
хранения одной из двух цифр двоичной системы счислений {0,1}
Бит
Свойства бита:
Хранение записанной в нем информации
Чтение хранящейся информации без ее разрушения
Запись новой информации
Байт
Байт ─ устройство памяти, служащее для хранения
8-битного кода.
Оперативная память представляет собой совокупность перенумерованных
байтов
Адреса байтов
04.09.2024
Тема 6.Классификация
архитектур
6

7.

Поле
Поле ─ последовательность подряд пронумерованных байтов,
которая используется для хранения данных различной природы.
Длина поля ─ количество байтов, из которых состоит поле
Адрес поля ─ номер младшего (первого) байта поля
Поле
Длина поля 4 байта, адрес 5
Стандартные поля
04.09.2024
Тема 6.Классификация
архитектур
7

8.

Процессор
Системой команд процессора называется набор элементарных действий,
которые могут быть выполнены процессором (сложить, умножить, сравнить
два числа и т.д.). Система команд процессора определяется его моделью.
Машинная команда ─ указание на выполнение отдельного элементарного
действия, принадлежащего системе команд процессора
Классификация архитектур по типу машинных команд:
CISC ─ Complete Instruction Set Computer (Code)
RISC ─ Reduced Instruction Set Computer (Code)
VLIW ─ Very Large Instruction Wоrd
Конкретная последовательность машинных команд, которая обеспечивает
необходимую пользователю обработку данных, называется программой.
04.09.2024
Тема 6.Классификация
архитектур
8

9.

Процессор и компьютер в целом являются устройствами дискретного
действия. Это значит, что выполнение машинной команды распадается на
несколько шагов, которые отделены друг от друга ненулевым временным
интервалом. Тактом называется отрезок времени от начала выполнения
одного шага до начала выполнения другого шага. Тактовая частота ─
количество тактов в единицу времени. Единица измерения ─ герцы.
04.09.2024
Тема 6.Классификация
архитектур
9

10.

Машинное слово — максимальное количество байтов памяти, которое
может быть обработано процессором за один такт.
Комплекс, состоящий из пучка проводов, по каждому из которых передается
один бит данных, и электронных схем, которые обеспечивают правильную
передачу информации внутри компьютера, называется шиной. Количество
проводов в шине называется разрядностью шины.
Участок шины, который используется для передачи данных, называется
шиной данных, участок шины, который используется для передачи адреса
поля оперативной памяти, называется адресной шиной.
Разрядность адресной шины определяет максимально возможный объём
оперативной памяти, который принято называть адресным пространством.
04.09.2024
Тема 6.Классификация
архитектур
10

11.

Пример: адресная шина с разрядностью 20
Адрес байта задается 20 двоичными или 5 шестнадцатеричными цифрами
04.09.2024
Тема 6.Классификация
архитектур
11

12.

Тема 2. Архитектура микропроцессора iAPX 8086
компьютера IPM PC/AT.
iAPX ─ Intel Advanced Processor Architecture, Intel ─ Integrated Electronics
IBM PC/AT ─ International Business Machines Advanced Technology.
Шинная, шестнадцатибитная (машинное слово 2 байта), СISC архитектура,
двадцатиразрядная адресная шина
Упрощенная схема компьютера с шинной архитектурой
04.09.2024
Тема 6.Классификация
архитектур
12

13.

Программная модель оперативной памяти
Оперативная память представляет собой линейную последовательность
машинных слов
Принцип обратной записи:
Младшие байты поля содержат
младшие разряды кода (числа)
Пример:
Поле 0000С содержит код FC01
Код FC01 соответствует числу -1023
Код 01FC соответствует числу +508
04.09.2024
Тема 6.Классификация
архитектур
13

14.

Сегментация оперативной памяти
Сегментом называется участок оперативной памяти с независимой адресацией.
Сегмент:
начинается с адреса кратного шестнадцати (начало параграфа)
имеет длину 64 Кбайта.
Сегментация памяти обеспечивает:
перемещаемость программ в оперативной памяти;
совместимость 16-битного машинного слова и 20-битного адреса
04.09.2024
Тема 6.Классификация
архитектур
14

15.

Программная модель процессора iAPX8086
Регистр ─ составная часть процессора ─
устройство для кратковременного хранения
данных в процессе обработки
04.09.2024
Тема 6.Классификация
архитектур
УУ ─ устройство
управления;
АЛУ ─ арифметикологическое устройство;
РОН ─ регистры общего
назначения;
X ─ heXadecimal;
H ─ Height;
L ─ Low;
AX ─ Add heXadecimal;
DX ─ Data heXadecimal;
CX ─ Counter heXadecimal;
BX ─ Base heXadecimal;
SP ─ Stack Pointer;
BP ─ Base Pointer;
SI ─ Source Index;
DI ─ Detector Index;
CS ─ Code Segment;
DS ─ Data Segment;
SS ─ Stack Segment;
ES ─ Extended Segment
IP ─ Instruction Pointer
RF ─ Register Flags
15

16.

Сегментная модель адресации
CS:IP SS:SP SS:BP DS:SI ES:DI
Использование
регистров SP и BP
04.09.2024
Тема 6.Классификация
архитектур
16

17.

Регистр флагов
Шесть флагов состояния:OF,ZF, SF, AF, PF, CF, три флага управления: DF, IF, TF
С (carry)
флаг переноса из старшего бита (7, 15, 31) результата, 1 если был
перенос
NC/CY
P (parity)
флаг контроля четности, 1если младший байт результата содержит
четное количество единиц
PO/PE
A (auxiliary)
вспомогательный флаг переноса, только для BCD данных, 1 если был
перенос из 3 бита при сложении или заем для 3 бита при вычитании
NA/AC
Z (zero)
флаг нуля, 1если результат равен нулю
NZ/ZR
S (sign)
флаг знака, 1 если старший бит (7, 15, 31) результата равен единице
PL/NG
O (overflow)
флаг переполнения , 1 если перенос из старшего бита (7, 15, 31)
результата
NV/OV
T (trace)
флаг режима трассировки, 1 если процессор находится в режиме
трассировки
I (interrupt)
флаг прерывания, 1 если аппаратные прерывания разрешены
EI/DI
D (direction)
флаг направления, 1 если цепочка обрабатывается в направлении
возрастания адресов
UP/DN
Тема 6.Классификация
архитектур
17
04.09.2024

18.

Структура машинной команды
Машинная команда ─ указание на выполнение отдельного элементарного
действия, принадлежащего системе команд процессора
Структура указания исполнителю человеку: 4+3=7, c=a b
+, -, , / ─ значок, обозначающий действие
4, 3, a, b ─ числа, над которыми требуется выполнить действие
7, c ─ результат выполнения действия
Структура указания процессору (машинной команды): КОП A1 A2 A3
КОП
─ код операции
Операнд
─ данное (число, логическое значение, символ, строка бит,
адрес поля памяти), над которым требуется выполнить действие.
Адресация ─ способ задания операнда,
A
─ адрес операнда или сам операнд
Адресность команд
КОП А1 А2 А3 А4 ─ четырехадресная
КОП А1 А2 А3
─ трехадресная
КОП А1 А2
─ двухадресная
КОП А1
─ одноадресная
КОП
─ безадресная
04.09.2024
Тема 6.Классификация
архитектур
18

19.

Машинная команда в целом представляет собой некоторый двоичный код,
который может быть помещен в поле оперативной памяти.
Длиной машинной команды считается длина, занимаемого командой поля.
Адресом команды считается адрес, занимаемого командой поля.
Способы адресации
•Непосредственная ─ операнд указывается непосредственно в команде
•Регистровая ─ операнд находится в регистре процессора
•Прямая ─ операнд находится в поле оперативной памяти, Аисп Аком
•Косвенная ─ операнд находится в поле оперативной памяти, Аисп f ( Aком )
Аисп ─ исполнительный или физический адрес ─ это адрес по которому
производится фактическое обращение в оперативную память в момент
выполнения команды.
Аком ─ адрес команды ─ это записанный в команде адрес поля или
элементы, по которым определяется этот адрес
04.09.2024
Тема 6.Классификация
архитектур
19

20.

Машинный и ассемблерский форматы команд
010001012
4616
INC BP
BP:=BP+1
Ассемблер ─ язык программирования, то есть совокупность правил записи
программ, в которых для записи действий используются мнемокоды машинных
команд.
Ассемблер ─ специальная программа, осуществляющая автоматический
перевод (ассемблирование) программ пользователей, написанных на языке
ассемблер, на машинный язык
Безадресные команды
Примеры безадресных машинных команд:
011000002
011000012
111101002
11110010101001012
04.09.2024
6016
PUSHA ;Записать все регистры в стек
6116 POPA ;Выбрать все из стека в регистры
F4
HLT
;Остановить выполнение программы
F2A5 MOVS ;Переслать цепочку байт
Тема 6.Классификация
архитектур
20

21.

Одноадресные команды
Первая модификация одноадресных команд:
длина команды один байт, операнды только в 16-битных регистрах
Структура команды:
Кодировка регистров ─ значения reg:
AX ─ 000, CX ─ 001, DX ─ 010, BX ─ 011, SP ─ 100, BP─ 101, SI ─ 110, DI ─ 111
Примеры однооперандных машинных команд:
010001012 4516 INC BP
010001112 4716 INC DI
010011012 4D16 DEC BP
010011112 4F16 DEC DI
;BP:=BP +1 инкремент содержимого регистра BP
;DI:=DI +1 инкремент содержимого регистра DI
;BP:=BP -1 декремент содержимого регистра BP
;DI:=DI -1 декремент содержимого регистра DI
Код команды записи в стек содержимого одного регистра 01010
Записать машинный эквивалент команд PUSH CX, PUSH AX
Каким может быть код команды выборки из стека в регистр?
Записать машинный эквивалент команд POP CX, POP AX
04.09.2024
Тема 6.Классификация
архитектур
21

22.

Вторая (универсальная) модификация одноадресных команд:
длина команды от 2 до 5 байт, операнды могут быть длиной 8 и 16 бит,
они могут находиться в регистрах процессора, а также в оперативной памяти
Структура команды:
КОП1 (7 бит) ─ первичный код операции (первая, основная часть кода)
КОП2 (3 бита) ─ вторичный код операции (вторая, дополнительная часть кода)
W (1 бит)
─ признак длины операнда, 0 ─ однобайтный, 1 ─ двухбайтный
mod (2 бита) ─ (modification)модификатор, определяющий способ адресации
r/m (3 бита) ─ (register/memory) параметр, уточняющий положение операнда
Кодировка mod
00 ─ операнд в поле памяти, смещение в команде отсутствует
01 ─ операнд в поле памяти, смещение в команде 8 бит
10 ─ операнд в поле памяти, смещение в команде 16 бит
11 ─ операнд в регистре процессора
04.09.2024
Тема 6.Классификация
архитектур
22

23.

Кодировка r/m при mod=11
r/m
W=0
W=1
r/m
W=0
W=1
000
AL
AX
100
AH
SP
001
CL
CX
101
CH
BP
010
DL
DX
110
DH
SI
011
BL
BX
111
BH
DI
Примеры:
Команда INC: КОП1 = 1111111; КОП2 = 000. Возьмем mod =11
При W = 0: 1111111 0 11 000 111 ─ 11111110110001112 ─ FEC716 ─ INC BH
При W = 1: 1111111 1 11 000 111 ─ 11111111110001112 ─ FFC716 ─ INC DI
сравните с командой в первой модификации, выполняющей те же действия
01000 111 ─ 010001112 ─ 4716 ─ INC DI
04.09.2024
Тема 6.Классификация
архитектур
23

24.

Косвенная адресация mod 11
Если параметр mod 11, то операнд находится в поле оперативной
памяти, в сегменте данных или в сегменте стека. Для точного задания
физического адреса необходимо уточнить в каком именно сегменте и
задать внутрисегментное смещение.
Внутрисегментное смещение ─ эффективный адрес ─ задается как сумма не
более чем трех компонентов:
Ds [ B] [ I ] Dк
Ds ─ внутрисегментное смещение;
Dк ─ смещение, заданное в команде, может отсутствовать;
[B ] ─ содержимое базового регистра BX или BP, может отсутствовать
[I ] ─ содержимое индексного регистра SI или DI, может отсутствовать
Типы косвенной адресации: базирование; индексирование; базирование
и индексирование; базирование и смещение; индексирование и
смещение; базирование, индексирование и смещение.
04.09.2024
Тема 6.Классификация
архитектур
24

25.

Физический (исполнительный) адрес:
FA [ S ] *1016 Ds
[S ] ─ содержимое сегментного регистра DS или SS
Кодировка регистров в зависимости от r/m при mod 11
04.09.2024
r/m
[B]
[I]
[S]
000
BX
SI
DS
001
BX
DI
DS
010
BP
SI
SS
011
BP
DI
SS
100
─
SI
DS
101
─
DI
DS
110
BP
─
SS
111
BX
─
DS
Тема 6.Классификация
архитектур
25

26.

Зависимость DК от параметра mod
mod
Dк
Примечание
00
─
Смещение из команды не учитывается,
длина команды 2 байта (3 байта при наличии префикса)
01
1
байт
Учитывается 1 байт смещения из команды,
длина команды 3 байта (4 байта при наличии префикса)
10
2
байта
Учитывается 2 байта смещения из команды,
длина команды 4 байта (5 байт при наличии префикса)
Исключение: при mod=00 и r/m = 110 содержимое регистра BP при
образовании эффективного адреса не учитывается. Внутрисегментное
смещение (эффективный адрес) задается только двумя байтами
смещения из команды ─ имеет место прямая адресация.
04.09.2024
Тема 6.Классификация
архитектур
26

27.

Примеры:
Пусть [BX]=001016;[BP]=010016; [SI]=002016; [DI]=020016; [DS]=100016; [SS]=200016;
младший байт смещения в команде = 000215; старший байт = 000116
Для операции INC
(инкремента):
КОП1=11111112;
КОП2=0002
Пусть mod=00 смещение из команды не учитывается,
(кроме случая mod=00 и r/m=110 одновременно).
r/m
16-й
Регистры
Ассемблерский формат
FA
Длина
000
FE00
[DS],[BX],[SI]
INC BYTE
PTR [BX+SI]
10030
1
000
FF00
[DS],[BX],[SI]
INC WORD PTR [BX+SI]
10030
2
001
FE01
[DS],[BX],[DI]
INC BYTE
PTR [BX+DI]
10210
1
010
FE02
[SS],[BP][SI]
INC BYTE
PTR [BP+SI]
20120
1
011
FE03
[SS][BP][DI]
INC BYTE
PTR [BP+DI]
20300
1
100
FE04
[DS][SI]
INC BYTE
PTR [SI]
10020
1
101
FE05
[DS][DI]
INC BYTE
PTR [DI]
10200
1
110
FE0602
[DS]
INC BYTE
PTR [02]
10002
1
110
FF060201
[DS]
INC WORD PTR [0102]
10102
2
111
FE07
[DS][BX]
INC BYTE
10010
1
04.09.2024
PTR [BX]
Тема 6.Классификация
архитектур
27

28.

Пусть mod=01 из команды берется младший байт смещения
r/m
16-й
Регистры
Ассемблерский формат
FA
Длина
000
FE4002
[DS],[BX],[SI]
INC BYTE
PTR [BX+SI+02]
10032
1
000
FF4002
[DS],[BX],[SI]
INC WORD PTR [BX+SI+02]
10032
2
001
FE4102
[DS],[BX],[DI]
INC BYTE
PTR [BX+DI+02]
10212
1
010
FE4202
[SS],[BP][SI]
INC BYTE
PTR [BP+SI+02]
20122
1
011
FE4302
[SS][BP][DI]
INC BYTE
PTR [BP+DI+02]
20302
1
100
FE4402
[DS][SI]
INC BYTE
PTR [SI+02]
10022
1
101
FE4502
[DS][DI]
INC BYTE
PTR [DI+02]
10202
1
110
FE4602
[DS][BP]
INC BYTE
PTR [BP+02]
10102
1
110
FF4602
[DS][BP]
INC WORD PTR [BP+02]
10102
2
111
FE4702
[DS][BX]
INC BYTE
10012
1
04.09.2024
PTR [BX+02]
Тема 6.Классификация
архитектур
28

29.

Пусть mod=10 из команды берется два байта смещения
r/m
16-й
Регистры
Ассемблерский формат
FA
Длина
000
FE800201
[DS],[BX],[SI]
INC BYTE
PTR [BX+SI+0102]
10132
1
000
FF800201
[DS],[BX],[SI]
INC WORD PTR [BX+SI+0102]
10132
2
001
FE810201
[DS],[BX],[DI]
INC BYTE
PTR [BX+DI+0102]
10312
1
010
FE820201
[SS],[BP][SI]
INC BYTE
PTR [BP+SI+0102]
20222
1
011
FE830201
[SS][BP][DI]
INC BYTE
PTR [BP+DI+0102]
20402
1
100
FE840201
[DS][SI]
INC BYTE
PTR [SI+0102]
10122
1
101
FE850201
[DS][DI]
INC BYTE
PTR [DI+0102]
10302
1
110
FE860201
[DS][BP]
INC BYTE
PTR [BP+0102]
10202
1
111
FE870201
[DS][BX]
INC BYTE
PTR [BX+0102]
10112
1
Структура байта префикса (замены сегмента)
Биты, отличающие
байт префикса
04.09.2024
seg
Байт префикса
Используемый сегмент
00
26
ES
01
2E
CS
10
36
SS
11
3E
DS
Тема 6.Классификация
архитектур
29

30.

Двухадресные команды
КОП (6 бит) ─ код операции
d(1 бит)
─ признак направления результата, 0 ─ результат записывается
по адресу, определяемому с помощью признаков mod и r/m, 1 ─ результат
записывается в регистр процессора с кодом reg.
W (1 бит)
─ признак длины операнда, 0 ─ однобайтный, 1 ─ двухбайтный
mod (2 бита) ─ (modification)модификатор, определяющий способ адресации
r/m (3 бита) ─ (register/memory) параметр, уточняющий положение операнда
Примеры:
Код команды сложения ADD = 0000002
Команда 02E816 = 00000010111010002 000000 1 0 11 101 000
КОП=000000; W=0; d=1; reg=101 CH; r/m=000 AL (при mod=11 и W=0);
результат в CH (d=1)
ADD CH , AL СH:=[CH]+[AL]
Команда 00E816= 00000000111010002 000000 0 0 11 101 000
результат в mod, r/m=AL (d=0)
ADD AL, CH
AL:=[CH]+[AL]
04.09.2024
Тема 6.Классификация
архитектур
30

31.

Команды с непосредственным операндом
Первая форма: непосредственное данное участвует в операции с регистром
Примеры:
Код команды пересылки MOV = 10112
B70FF016 = 101101110000111111110000 1011 0 111 00001111 1111000
КОП=1011; W=0 длина команды два байта B70F16; reg=111 BH (при W=0);
0F16 ─ непосредственное данное
MOV BH, 0FH
BF0FF016 = 101111110000111111110000 1011 1 111 00001111 11110000
W=1 длина команды три байта BF0FF016 , reg=111 DI (при W=1)
F00F16 ─ непосредственное данное
MOV DI, 0F00FH
04.09.2024
Тема 6.Классификация
архитектур
31

32.

Вторая форма: непосредственное данное участвует в операции с полем
памяти, для этой модификации параметр mod=00 и только.
Примеры:
Для команды MOV (пересылка) КОП1 = 11000112, КОП2=000
С6070FF016 = 110001100000011100001111111100002
1100011 0 00 000 111 00001111 11110000
КОП1=1100011; W=0 длина команды 3 байта С6070F16; mod=00; КОП2=000;
r/m=111 [BX] (при mod 11); 0F16 ─ непосредственное данное (W=0)
MOV [BX], 0FH
С7070FF016=110001110000011100001111111100002
1100011 1 00 000 111 00001111 11110000
КОП1=1100011; W=1 длина команды 4 байта C7070FF016; mod=00; КОП2=000;
reg=111 [BX] (при mod 11); F00F16 ─ непосредственное данное (W=1)
MOV [BX], 0F00FH
04.09.2024
Тема 6.Классификация
архитектур
32

33.

Упрощенный алгоритм работы процессора
04.09.2024
Тема 6.Классификация
архитектур
33

34.

Первый этап. По содержимому регистров CS:IP определяется физический
адрес поля памяти, который содержит очередную команду программы. Этот
адрес выставляется на адресную шину и передается в оперативную память.
Второй этап. Выбирается содержимое определенного таким образом поля
памяти. Это содержимое по шине данных передается в устройство
управления процессора.
Третий этап. Устройство управления дешифрует команду и определяет ее
длину, затем увеличивает содержимое регистра IP на длину команды.
Четвертый этап. Устройство управления обеспечивает выполнение
команды, передавая необходимую управляющую информацию АЛУ, а также
пересылая в АЛУ обрабатываемые данные.
Пятый этап. АЛУ выполняет запрошенное в команде действие. Устройство
управления выполняет заданную командой пересылку результата и
формирует соответствующее результату содержимое регистра флагов.
04.09.2024
Тема 6.Классификация
архитектур
34

35.

Отладчик загрузочных модулей
>DEBUG
-E CS:100 A1 00 00
-R
AX=0000 BX=0000 CX=0000 DX=0000 SP=FFEE BP=0000 SI=0000 DI=0000
DS=13C6 ES=13C6 SS=13C6 CS=13C6 IP=0100 NV UP EI PL NZ NA PO NC
13C6:0100 A10000
MOV AX, [0000]
DS:0000=0123
-Q
Пример программы в машинных кодах.
>DEBUG
-E CS:100 B8 23 01 05 25 00 8B D8
-E CS:108 03 D8 8B CB 2B C8 2B C0
-E CS:110 90 CB
-R
04.09.2024
Тема 6.Классификация
архитектур
35

36.

B8 23 01 05 25 00; анализ первого байта B8 ─ 1011 1 000,
КОП=1011 ─ пересылка непосредственного операнда,
W=1 ─ длина операнда 2 байта, длина команды 3 байта: B8 23 01,
reg=000 ─ AX MOV AX, 0123H
-R
AX=0000 BX=0000 CX=0000 DX=0000 SP=FFEE BP=0000 SI=0000 DI=0000
DS=13C6 ES=13C6 SS=13C6 CS=13C6 IP=0100 NV UP EI PL NZ NA PO NC
13C6:0100 B82301
MOV AX, 0123H
в результате [AX]=012316 (29110), [IP]=0103
-T
AX=0123 BX=0000 CX=0000 DX=0000 SP=FFEE BP=0000 SI=0000 DI=0000
DS=13C6 ES=13C6 SS=13C6 CS=13C6 IP=0103 NV UP EI PL NZ NA PO NC
13C6:0103 052500
ADD AX, 0025H
05 25 00 8B D8 03; анализ первого байта 05 ─ 0000010 1,
КОП=0000010 ─ сложение непосредственного операнда с регистром AX,
W=1 длина операнда 2 байта, длина команды 3 байта: 05 25 00
ADD AX,0025H
04.09.2024
Тема 6.Классификация
архитектур
36

37.

[AX] = 0148H = 32810, [IP] = 0106
-T
AX=0148 BX=0000 CX=0000 DX=0000 SP=FFEE BP=0000 SI=0000 DI=0000
DS=13C6 ES=13C6 SS=13C6 CS=13C6 IP=0106 NV UP EI PL NZ NA PO NC
13C6:106 8B D8 MOV BX,AX
8B D8 03 D8 8B CB анализ первого байта 8B ─ 100010 1 1
КОП =100010 ─ пересылка двухадресная.
d=1 ─ результат в reg
W=1 длина операнда 2 байта,
длина команды 2 байта: 8B D8 ─ 100010 1 1 11 011 000,
mod=11 r/m = 000 является кодом регистра AX.
reg=011─ BX
MOV BX,AX
КОП = 0000002 ─ сложение двухадресное (ADD),
КОП = 0010102 ─ вычитание двухадресное (SUB),
КОП = 1000102 ─ пересылка двухадресная (MOV)
КОП = 9016 ─ нет операции (NOP)
КОП = CB16 ─ завершение выполнения программы и возврат
управления операционной системе (RETF)
04.09.2024
Тема 6.Классификация
архитектур
37

38.

Линейный программы, ветвления и циклы на машинном уровне
Программа на языке ассемблер представляет собой последовательность
операторов, каждый из которых занимает отдельную строку текста. Операторы
ассемблера делятся на команды и директивы. Команды ассемблера однозначно
соответствуют машинным командам, а директивы несут дополнительную
информацию об используемых в программе данных, особенностях ее структуры,
режимах трансляции, выполнения и т.д.
Структура оператора на языке ассемблер
[метка]
мнемокод
[операнды]
[; комментарий]
Метка ─ символическое (то есть образованное из символов некоторого
алфавита) название оператора программы. Фактически метка представляет
собой обозначения адреса поля памяти, в котором размещается данное или
команда программы, при ее занесении в оперативную память. Метка может
состоять из букв латинского алфавита (больших и маленьких), цифр и
специальных символов:
?| . (точка, может находится только в начале метки )| _ | @ | $
Мнемокод ─ сокращенное или полное название действия (машинной команды)
или директивы.
Операнды ─ символическое, шестнадцатеричное, а также двоичное или
десятичное обозначение операндов команды или параметров директивы
04.09.2024
Тема 6.Классификация
архитектур
38

39.

Директивы segment и ends
Программа на языке ассемблер состоит из нескольких участков, которые
принято называть сегментами программы. Директивы segment и ends служат
для ограничения участков программы, которые образуют сегмент. Директива
segment указывается в начале такого участка, а директива ends ─ в конце.
Использование директив в простейшем случае:
04.09.2024
Тема 6.Классификация
архитектур
39

40.

Директивы определения данных
Директивы определения данных служат для резервирования в оперативной
памяти полей для хранения исходных и промежуточных данных, результатов
вычислений (рабочие поля), а также полей для хранения используемых в
программе констант.
Общая структура директив определения данных:
[метка]
мнемокод
параметр
DB (define byte)
─ определение байта
─ резервируется 1 байт,
DW (define word) ─ определение слова
─ резервируется 2 байта,
DD (define double) ─ определение двойного
─ резервируется 4 байта,
DQ (define quarto) ─ определение учетверённого ─ резервируется 8 байт,
DT (define ten)
─ определение десяти
─ резервируется 10 байт.
Параметр
•? ─ неопределенное значение ─ резервируется поле без заполнения значением
•числовая константа в 2-ой, 8-ой,10-ой или 16-ой системе счисления
•строка символов, заключенная в апострофы
•список, содержащий произвольное количество указанных элементов, элементы
такого списка перечисляются через запятую
04.09.2024
Тема 6.Классификация
архитектур
40

41.

Примеры:
CONST1 DB
DB
N
DW
DB
25
‘Введите целое число’
? ; Поле для ввода количества слагаемых N
25,’Введите целое число’,?
Для сокращения записи последовательности одинаковых элементов списков
можно использовать так называемый повторитель: n dup(список) , где n ─
количество повторений списка указанного в скобках, dup ─ ключевое,
зарезервированное слово (сокращение от duplicate).Повторители могут
использоваться как элементы списка и вкладываться друг в друга
5 dup(8)
10 dup(‘*’)
3 dup(8,’*’)
эквивалент:
эквивалент:
эквивалент:
8,8,8,8,8
‘**********’
8,’*’,8,’*’,8,’*’.
Не используя повторителей напишите эквивалент конструкции:
3 dup(5,18H,’строка’, ?, 5 dup(‘ ‘))
5,18H,’строка’, ?, ‘ ‘, 5,18H,’строка’, ?, ‘ ‘, 5,18H,’строка’, ?, ‘
04.09.2024
Тема 6.Классификация
архитектур
‘
41

42.

Напишите эквивалент на ассемблере:
var i,j: integer;
a:array[1..3,1..4] of real;
i
j
a
DW
DW
DD
?
?
3 dup( 4 dup(?))
Двоичные константы должны содержать только цифры 0 и 1, в их конце должна
находится латинская буква B: 1000101001B
Восьмеричные константы не должны содержать в записи числа цифр 8 и 9, в их
конце должна находится буква Q: 754301Q
Шестнадцатеричные константы должны заканчиваться буквой Н. Если число
начинается с символа A F, то перед числом нужно выставлять 0: 1FABH, 0FAH
В конце целых десятичных констант может находится буква D, но обычно ничего
не указывается вообще. Записываются по правилам, принятым для целых в
Паскале
Вещественные константы записываются только в десятичной системе счисления
по правилам, принятым в языке Паскаль
04.09.2024
Тема 6.Классификация
архитектур
42

43.

Напишите эквивалент на ассемблере:
const n=2; pi=3.14159;
n
pi
DW
DD
2
3.1415916
После определения данных и полей, их метки могут использоваться в командах
программы:
DTSG1
CON1
DTSG1
CDSEG
CDSEG
SEGMENT
‘data’
DW
15
…
ENDS
SEGMENT ‘code’
...
MOV AX,CON1
ENDS
Имеется определённая гибкость в выборе средств при написании программы.
Можно писать и так:
MOV
AX,15
В чём проявится разница при переходе к машинным командам?
04.09.2024
Тема 6.Классификация
архитектур
43

44.

Команды ассемблера, также как и машинные команды могут не содержать
операндов, могут содержать один или несколько операндов. Если операндов
несколько, они отделяются друг от друга запятой
В ассемблере принято правило, в соответствии с которым результат всегда
записывается в операнд, стоящий в команде на первом месте.
Операнды могут быть:
1. непосредственными
2. регистровыми (AX,BX, и т.д.)
3. полями памяти в различных вариантах косвенной адресации:
MOV
AX,25 ; регистровая и непосредственная адресации
INC
P1
; прямая адресация
INC
[BX]
;косвенная, базирование
INC
[BP]
;косвенная, базирование
INC
[SI]
; косвенная индексирование
INC
[DI]
; косвенная индексирование
MOV
AX,[25] ;прямая, смещение из команды
INC
[BX][SI] ;косвенная, базирование и индексирование
INC
V[BP][DI];косвенная, базирование, индексирование, смещение
Для определения смещения могут использоваться арифметические
операции сложения, вычитания, умножения, например: INC
P1+2
04.09.2024
Тема 6.Классификация
архитектур
44

45.

Некоторые команды языка ассемблер
Команда MOV
Команда MOV используется для пересылки копии данного из команды,
регистра или поля памяти в другой регистр или поле памяти. Это аналог
оператора присваивания из языков высокого уровня. В команде могут быть
использованы любые регистры общего назначения, индексные, базовые и
сегментные регистры процессора. Запрещается использование в качестве
приемника данного регистра CS.
Длина пересылаемого данного
определяется по операндам. Если пересылается отрицательное данное, то
флаг SF устанавливается в 1, если пересылается нулевое данное, то флаг ZF
устанавливается в 1.
MOV
MOV
MOV
MOV
MOV
MOV
MOV
MOV
MOV
MOV
04.09.2024
AH,15H
AX,BX
DI,CS
AH,BX
AH,P1
P1,AH
AX,P1
P1,P2
BX,OFFSET P1
DS,SEG P1
;1 байт
;2 байта
;2 байта
? Ошибка
;1 байт
;1 байт
;2 байта
? Ошибка
;пересылка смещения
;пересылка адреса сегмента
Тема 6.Классификация
архитектур
45

46.

Команда обмена значениями XCHG
Команда обеспечивает обмен значениями, которые адресуются операндами
команды. Это команда, в которой результат не единственное данное, а пара.
Модификация значения происходит не только у первого операнда, но и у
второго. Обмен значениями происходит между двумя регистрами или между
регистром и полем памяти.
Пример
[AX]=00F0, [DI]=F000
XCHG
AX,DI
[AX]=F000, [DI]=00F0
Заметим, что выполнение такой операции в Паскале требует трех
присваиваний и вспомогательной переменной
Команды работы со стеком
•PUSH (протолкнуть) ─ копирование слова из регистра или поля памяти в стек
•POP (появиться)
─ удаление слова из стека и его размещение в регистре или
поле памяти
04.09.2024
Тема 6.Классификация
архитектур
46

47.

Сегмент стека обслуживается парой SS:SP. При включении в стек содержимое
SP уменьшается ─ вершина стека растет в сторону уменьшения адресов. При
выборке из стека содержимое SP увеличивается
Выполнение команды PUSH
[SS]=00A8; [SP]=001C; [AX]=00FF;
PUSH
AX
1)Декремент SP на две единицы: [SP]=001A;
2) Запись слова в новую вершину стека
04.09.2024
Тема 6.Классификация
архитектур
47

48.

Выполнение команды POP
[SS]=00A8; [SP]=001C; [AX]=00FF;
POP
AX
1) Запись слова из вершины стека по первому адресу: [AX]=0BAF
2) Инкремент SP на две единицы: [SP]=001E
•Команды PUSHA и POPA работают с содержимым 8 регистров процессора
•Команды PUSHF и POPF работают с содержимым регистра флагов
04.09.2024
Тема 6.Классификация
архитектур
48

49.

Арифметические команды
Сложение
ADD
ADC
INC
Вычитание
SUB
SBB
DEC
NEG
CMP
Умножение
MUL
IMUL
Деление
DIV
IDIV
Арифметические команды обеспечивают выполнение основных вычислительных
операций над 8 и 16 битными беззнаковыми и знаковыми данными, которые
находятся в регистрах процессора или в полях оперативной памяти
ADD
ADC
INC
SUB
SBB
DEC
NEG
CMP
04.09.2024
P,I
P,I
P
P,I
P,I
P
P
P,I
;P:=P+I
;P:=P+I+CF
;P:=P+1
;P:=P-I
;P:=P-I-CF
;P:=P-1
;P:=-P
;P-I
Тема 6.Классификация
архитектур
49

50.

Особенности выполнения команд умножения и деления
MUL,DIV ─ беззнаковые операнды, IMUL, IDIV ─ знаковые операнды
Для умножения: один из операндов в AL или AX, второй в команде I8 или I16 ,
результат в AX или в паре DX,AX.
MUL
I : AX:=[AL]*I8; DX,AX:=[AX]*I16
Для деления: делимое в AX или в паре DX,AX, делитель ─ в команде I8 или
I16, частное в AL или AX, остаток в AH или в DX
DIV
04.09.2024
I: AL:=AX/I8;(AH ─ остаток); AX:=DX,AX/I16,(DX ─ остаток)
Тема 6.Классификация
архитектур
50

51.

Примеры организации деления и умножения
MOV
MOV
MUL
MOV
DIV
AL,4
CL,27
CL
BL,5
BL
;4
AL
;27
CL
;4 27
AX
;делитель = 5 BL
;частное = 21 AL
остаток = 3 AH
MOV
MOV
MUL
MOV
DIV
AX,356
DI,413
DI
SI,509
SI
;356
AX
;413
DI
;356 413 DX,AX
;делитель = 509 SI
;частное = 288 AX
;остаток = 436 DX
Особенность целочисленного деления IDIV для знаковых операндов:
знак остатка выбирается тем же самым, что и у делимого:
Пример: (-26) div (+7) возможны два ответа: div= - 4 и mod=+2 и div= - 3 и mod – 5.
Особенность ситуации, когда делимое получено без предшествующего
умножения
Знаковое
Беззнаковое
MOV AL,делимое
CBW
IDIV делитель
MOV AL,делимое
MOV AH,0
DIV делитель
MOV AX,делимое
CBD
IDIV делитель
MOV AX,делимое
MOV DX,0
DIV делитель
04.09.2024
Тема 6.Классификация
архитектур
51

52.

Пример линейной программы: X:=(2A+B*C)/(D-3).
DTSG
A
B
C
D
X
DTSG
CDSG
CDSG
04.09.2024
SEGMENT
DB
?
DB
?
DB
?
DB
?
DB
?
ENDS
SEGMENT
…
MOV
AL,2
MUL
A
MOV
CX,AX
MOV
AL,C
MUL
B
ADD
AX,CX
MOV
BL,D
SUB
BL,3
DIV
BL
MOV
X,AL
…
ENDS
‘data’
;8-битные данные
‘code’
; орг. ввода
;[AL]=2
;[AX]=2*A
;[CX]=2*A
;[AL]=C
;[AX]=B*C
;[AX]=A*2+B*C
;[BL]=D
;[BL]=D-3
;[AL]=час.,[AH]=ост.
;резул. ─ в поле X
;орг. вывода
Тема 6.Классификация
архитектур
52

53.

Умножение восьмибитных данных
18
4
----------------72
00010010
00000100
----------------01001000
38
19
----------------722
00100110
00010011
----------------1011010010
Умножение шестнадцатибитных данных
495
671
----------------332145
0000 0001 1110 1111
0000 0010 1001 1111
------------------------------------101 0001 0001 0111 0001
Корректировка сложения в двух регистрах
DX,AX
0000 1000 0001 1001 1101 0000 1101 0011
207 353 459
BX,CX
0000 1001 0101 1100 1010 1110 0111 1011
239 644 661
без корр.
0001 0001 0111 0101 0111 1111 0100 1110
446 932 590
ADC
0001 0001 0111 0110 0111 1110 0100 1110
446 998 126
разница
65 536
04.09.2024
Тема 6.Классификация
архитектур
53

54.

DTSG
A
B
C
D
X
DTSG
CDSG
CDSG
04.09.2024
SEGMENT
DW
?
DW
?
DW
?
DW
?
DW
?
ENDS
SEGMENT
…
MOV
AX,2
MUL
A
MOV
CX,AX
MOV
BX,DX
MOV
AX,C
MUL
B
ADD
AX,CX
ADC
DX,BX
MOV
BX,D
SUB
BX,3
DIV
BX
MOV
X,AX
…
ENDS
‘data’
;16-битные данные
‘code’
; орг. ввода
;[AX]=2
;[DX,AX]=2*A
;[BX,CX]=2*A
;[AX]=C
;[DX,AX]=B*C
;[DX,AX]=A*2+B*C
;[BX]=D
;[BX]=D -3
;[AX]=час.,[DX]=ост.
;резул. ─ в поле X
;орг. вывода
Тема 6.Классификация
архитектур
54

55.

Команды передачи управления (перехода)
Команды передачи управления принудительно загружают в регистры CS и IP
новые значения, тем самым обеспечивая выборку не следующей по порядку
команды программы, а той, адрес которой оказался записанным в CS:IP.
Передачи управления
Межсегментные (Дальние)
Внутрисегментные
Близкие
04.09.2024
Тема 6.Классификация
архитектур
Короткие
55

56.

Содержимое регистров CS:IP (или только IP) принято называть указателем
Передачи управления
Безусловные передачи
JMP (Переход)
CALL (Вызов)
RET (Возврат)
JMP ─ jump
RET ─ return
04.09.2024
Условные передачи
JE / JZ
JNE / JNZ
JL / JNGE
JNL / JGE
JG / JNLE
JNG / JLE
= / 0, ZF = 1
/ 0, ZF = 0
< / , SF = 1
< / , SF=0 ZF=1
> / ,SF=0 ZF=0
> / , SF=1 ZF=1
J ─ jump, E ─ equal, Z ─ zero,
N ─ not, G ─ greater, L ─ less
Тема 6.Классификация
архитектур
56

57.

Ветвления
if R1<R2 then R3:=R2 else R3:=R1
да
нет
R1<R2
R1<R2
R1 R2
R3:=R1
да
R3:=R2
R1<R2
R1<R2
нет
R1 R2
R3:=R2
да
R1<R2
R1<R2
нет
R1 R2
R3:=R1
R3:=R2
VR2
R3:=R1
CONT
04.09.2024
Тема 6.Классификация
архитектур
57

58.

Организация ветвления на машинном уровне
DTSG
R1
R2
R3
DTSG
CDSG
R1<R2
VR2
CONT
CDSG
04.09.2024
SEGMENT
DW
?
DW
?
DW
?
ENDS
SEGMENT
…
MOV
AX,R1
CMP
AX,R2
JL
VR2
‘data’
; 16-ные данные
‘code’
;[AX]=R1
; ? R1-R2<0 SF=1
;переход если меньше на метку VR2
R1 R2
MOV
JMP
MOV
MOV
…
ENDS
BX,R1
CONT
BX,R2
R3,BX
;первая ветвь; пересылка в BX наибольшего R1
;переход в точку соединения ветвей CONT
;вторая ветвь; пересылка в BX наибольшего R2
;общий участок; пересылка результата в R3
Тема 6.Классификация
архитектур
58

59.

Организация циклов на машинном уровне
N
S i 1 2 ... N
i 1
DTSG
N
S
DTSG
CDSG
CONT
SEGMENT
DB
200
DW
?
ENDS
SEGMENT
…
SUB
BX,BX
MOV
CL,N
MOV
CH,0
ADD
BX,CX
DEC
CX
JG
CONT
‘data’
;количество слагаемых
;искомая сумма
‘code’
;S:=0
;i:=N
;S:=S+I
;i:=i-1
;i>0 ?
i 0
CDSG
04.09.2024
MOV
…
ENDS
S,BX
Тема 6.Классификация
архитектур
59

60.

Работа с массивами
100
99
i 1
i 0
S ai ai
DTSG
A
S
DTSG
CDSG
CONT
CDSG
04.09.2024
SEGMENT
‘data’
DB
100 DUP(?)
DW
?
ENDS
SEGMENT
‘code’
…
SUB
BX,BX ;S:=0
MOV
DI,0
;i:=0 можно SUB DI,DI
ADD
BX,A[DI] ;S:=S+ai
INC
DI
i:=i+1
CMP
DI,99
;i-99<0 ?
JLE
CONT ; если <0 переход на CONT
MOV
S,BX
…
ENDS
Тема 6.Классификация
архитектур
60

61.

DTSG
A
S
DTSG
CDSG
CONT
CDSG
04.09.2024
SEGMENT
‘data’
DB
100 DUP(?)
DW
?
ENDS
SEGMENT
‘code’
…
SUB
BX,BX ;S:=0
MOV
CX,100 ;[CX]=100, в счетчик количество повторений
MOV
DI,0
;i:=0
ADD
BX,A[DI] ;S:=S+ai
INC
DI
;i:=i+1
LOOP CONT ;организация цикла по счётчику CX
MOV
S,BX
…
ENDS
Тема 6.Классификация
архитектур
61

62.

Понятие прерывания
Способы взаимодействия между процессором и внешними устройствами
во время обмена данными: опрос (полинг) и прерывания.
Опрос представляет собой периодическое прекращение текущей работы
процессора и посылка запросов со стороны процессора каждому из внешних
устройств на возможность или необходимость выполнения операций по обмену.
Запрос на выполнение операций по обмену, посылаемый процессору со стороны
внешних устройств или выполняющейся программы, называется прерыванием.
Для обработки поступившего сигнала прерывания процессор прекращает
выполнение текущей программы и переходит к выполнению другой,
специализированной программы, которая и обеспечивает выполнение
запрошенных в прерывании действий. После обработки прерывания, то есть
после правильного или не правильного, полного или не полного выполнения,
или же после установления факта невозможности
выполнения действий
запроса, процессор может вернуться к выполнению прерванной программы.
04.09.2024
Тема 6.Классификация
архитектур
62

63.

Прерывания бывают маскируемые и немаскируемые. Обработка маскируемых
прерываний может быть отложена или вообще запрещена. Обработку
немаскируемых прерываний отложить или же запретить невозможно.
Для приема сигналов прерываний от внешних устройств процессора 8086
имеется два входа: вход INTR (INTeRrupt) и вход NMI (Not Masked Interrupt).
При поступлении сигнала прерывания на вход NMI процессор завершает
выполнение текущей команды программы, фиксирует свое текущее состояние и
после этого начинает обработку поступившего запроса.
При поступлении запроса на вход INTR реакция процессора зависит от
состояния флажка IF регистра флагов. Если IF=0, то прерывание не разрешено,
замаскировано и процессор никак не реагирует на появление запроса на
прерывание. Если IF=1, то прерывание разрешено, не замаскировано и
процессор обрабатывает запрос на такое прерывание точно также, как и
проступившее по входу NMI.
Дополнительная информация о прерывании поступает в процессор в виде
целочисленного кода n, 0 n 255, который называется типом (номером)
прерывания. Все прерывания, поступающие на вход NMI, имеют код (относятся
к типу) 2. Прерывания с кодом n 2 поступают на вход INTR, и, следовательно,
они могут быть замаскированы.
04.09.2024
Тема 6.Классификация
архитектур
63

64.

Таблица векторов прерываний
Для каждого типа прерывания предусмотрена специальная программа (входит
в состав операционной системы), которую должен выполнить процессор при
поступлении сигнала прерывания соответствующего типа. Адрес этой
программы находится в таблице векторов прерываний. Адрес программы
представляет собой указатель дальнего типа (CS:IP) на начальную команду
программы. Адрес программы является самостоятельным элементом таблицы
векторов прерываний, занимая в ней 4 байта. Всего в таблице 256 элементов.
04.09.2024
Тема 6.Классификация
архитектур
64

65.

Действия процессора при поступлении незамаскированного прерывания:
1. завершает выполнение текущей команды выполняемой программы;
2. cбрасывает флаг IF в состояние 0;
3. запоминает в стеке содержимое всех регистров (РОН, индексных, базовых);
4. запоминает в стеке содержимое регистра флагов;
5. запоминает в стеке адрес следующей команды выполняемой программы;
6. запрашивает у внешнего источника тип прерывания n;
7. выбирает из таблицы векторов прерываний адрес программы обработки
прерывания, соответствующий полученному типу прерывания, и загружает
его в регистры CS:IP.
Классы прерываний: внешние (аппаратные, прерывания ввода\вывода),
внутренние ( программные, исключительные ситуации).
Некоторые типы прерываний:
Тип 0 ─ деление на нуль;
Тип 1 ─ пошаговая работа (трассировка);
Тип 2 ─ немаскируемое прерывание;
Тип 3 ─ прерывание из программы с помощью однобайтной команды INT;
Тип 4 ─ переполнение порядка при работе со знаковым операндом;
Тип 5 ─ выход индекса за границу;
Тип 6 ─ недействительный код операции и т.д.
04.09.2024
Тема 6.Классификация
архитектур
65

66.

Подсистема прерываний компьютеров IBM PC/AT
i8259A ─ контроллер прерываний; Входы: irq0 ─ таймера; irq1 ─ клавиатуры; irq3 ─
посл.порта2; irq4 ─ посл.порта1; irq5 ─ пар.порта2; irq6 ─ гибкого диска; irq7 ─
пар.порта1; irq8 ─ часов реального времени; irq13 ─ сопроцессора; irq14 ─
жесткого диска.
Контроллер прерываний i8259A:
Фиксирует появление запроса на прерывание от внешних источников;
Формирует входной сигнал для процессора и передает его на вход INTR;
Формирует номер прерывания и передает его на шину данных;
Запрещает прерывание с определенными номерами;
Организует приоритетную обработку прерываний.
04.09.2024
Тема 6.Классификация
архитектур
66

67.

Тема 3. Аппаратные средства компьютера IBM PC/AT.
В состав любого современного компьютера входят:
память — группа
устройств, которые обеспечивают хранение программ и данных; процессор —
одно или несколько устройств, которые обеспечивают задаваемую программой
обработку данных; устройства ввода/вывода — группа устройств, которые
обеспечивают обмен, то есть прием и передачу данных между пользователем и
машиной или между двумя или более машинами.
Платой называется электроизолирующая пластинка, служащая для крепления
различных элементов электрических схем и устройств. Интерфейсом (interface
─ взаимный вид) называется совокупность стандартных и унифицированных
соглашений, аппаратных и программных средств, методов и правил
взаимодействия устройств или программ, а также устройств или программ с
пользователем.
Внешний вид платы ISA/EISA
04.09.2024
Тема 6.Классификация
архитектур
67

68.

Память компьютера
Память предназначена для хранения программ
используется во всех подсистемах компьютера.
и
данных.
Память
Технические характеристики памяти
объём;
тип микросхем;
быстродействие;
скорость обмена (или производительность);
удельная стоимость;
достоверность хранения данных.
04.09.2024
Тема 6.Классификация
архитектур
68

69.

объём памяти
объём памяти измеряется в байтах, то есть объём численно равен
количеству байтов, из которых состоит память. Байт ─ основная единица
измерения объёма.
Кратные единицы измерения объёма памяти (система СИ)
Единиц
а
Значение в байтах
Метрический
аналог
1 Кбайт
1024 байт (210)
1 Мбайт
1024 Кбайт = 1 048 576 байт (220)
1 Гбайт
1024 Мбайт = 1 073 741 824 байт (230)
109
1 Тбайт
1024 Гбайт = 1 099 511 697 776 байт (240)
1012
1 Пбайт
1024 Тбайт = 125 899 978 522 624 байт (250)
1015
1 Эбайт
1024 Пбайт = 1 152 921 504 606 846 976 байт (260)
1018
1 Збайт
1024 Эбайт = 1 180 591 620 717 411 303 424 байт (270)
1021
1 Йбайт
1024 Збайт= 1 208 925 819 614 629 174 706 176 байт (280)
1024
04.09.2024
1 000 (103)
Тема 6.Классификация
архитектур
1 000 000 (106)
69

70.

Тип микросхем памяти определяется физическим внутренним устройством
микросхемы. От типа микросхемы, в основном, зависят быстродействие и
скорость обмена памяти, которые в свою очередь оказывают существенное
влияние на общее быстродействие компьютера.
Быстродействие памяти определяется временем, затрачиваемым на
выполнение операций записи и считывания данных в память. Чем меньше это
время, тем быстрее память. Быстродействие зависит от времени доступа и
длительности цикла памяти.
Время доступа памяти представляет собой задержку начала получения
данных из памяти относительно появления запроса на них и измеряется в
секундах, точнее в долях секунды — наносекундах (милли=10-3 ─ тысячная
доля, микро=10-6 ─ миллионная доля, нано=10-9 ─ миллиардная доля
секунды). Типичное время доступа 5–10 нс.
Длительность цикла памяти определяется как минимальный период
следующих друг за другом обращений к памяти для выполнения чтения или
записи. В цикл памяти кроме выполнения чтения или записи входит фаза
восстановления, то есть возврата памяти к исходному состоянию. Циклы
чтения и циклы записи могут быть различными по длительности. Циклы
памяти также измеряются в наносекундах.
04.09.2024
Тема 6.Классификация
архитектур
70

71.

Скорость обмена равна объёму передаваемых памятью данных в
единицу времени, измеряется в Мбайт/с. Чем меньше время доступа и
больше скорость обмена у данного типа оперативной памяти, тем выше
общее быстродействие компьютера и тем лучше рассматриваемый тип
памяти.
Разрядность шины памяти (системной шины) — количество байт или
бит, с которыми операция чтения или записи может быть выполнена
одновременно.
Тактовая частота шины памяти, системной шины — количество тактов
работы шины в единицу времени.
Удельная стоимость определяется как стоимость хранения одного байта
(килобайта, мегабайта). Обычно измеряется в рублях (евро, долларах) на 1
Мбайт.
Достоверность данных определяется вероятностью появления ошибки
во время обмена или хранения данных в памяти.
04.09.2024
Тема 6.Классификация
архитектур
71

72.

Обнаружение и исправление ошибок.
Во время хранения и передачи информации большую практическую важность
имеет задача защиты информации от искажения, которая решается с
помощью специальных методов кодирования информации. Существуют
способы кодирования, позволяющие установить факт появления ошибки ─
обнаружение ошибки, и способы, обеспечивающие и обнаружение и
исправление ошибок.
Общим методом обеспечения надежности хранения и передачи информации
в компьютере и по линиям связи является включение в код дополнительных
контрольных разрядов (битов).
Общепринятый способ, обеспечивающий обнаружение одиночной ошибки. В
каждый байт включается один контрольный разряд, с помощью которого
проводится проверка на нечетность по правилу: количество единиц в байте
(включая контрольный разряд) должно быть нечетным.
04.09.2024
Тема 6.Классификация
архитектур
72

73.

Коды с исправлением ошибок ─ коды Хемминга.
Исходный код: 11002
Каждая тройка битов снабжается одним контрольным разрядом. Количество
единиц в каждой области должно быть нечетным.
Итоговый код: 11001102
Ошибка!
Ошибочный бит находится в секторе общем для областей с нарушенной четностью.
04.09.2024
Тема 6.Классификация
архитектур
73

74.

Принцип построения кодов Р. Хемминга (1948 г.).
1. Контрольные биты включаются в исходный код и нумеруются совместно с
информационными битами слева направо, начиная с 1.
2. Контрольные биты располагаются в позициях с номерами n=2k, k=0,1,2,3 ,…;
3. Для каждого контрольного разряда с номером n весь код делится на группы,
состоящие из 2 n битов.
4. Контрольный бит с номером n контролирует в группе первые n подряд
расположенных битов кода (для первой группы включая контрольный) с
пропуском следующих n битов.
В общем случае информационный бит с номером b проверяется
контрольными битами с номерами b1, b2, b3,..,bj, такими, что b=b1+b2+…+bj
04.09.2024
Тема 6.Классификация
архитектур
74

75.

Контрольный бит №1: 1, 3, 5, 7, 9, 11, 13, 15, 17, 19, 21, 23, 25, 27, 29,….
Контрольный бит №2: 2,3, 6,7, 10,11, 14,15, 18,19, 22,23, 26,27…
Контрольный бит №4: 4,5,6,7,
12,13,14,15,
20,21,22,23, 28,29,30,31 …
Контрольный бит №8: 8, 9,10,11,12,13,14,15,
24,25,26,27,28,29,30,31, …
Пример шестнадцатибитного кода с 5 контрольными разрядами
Исходный код: 11110000101011102
Код Хемминга:
0 0 1 0 1 1 1 0 0 0 0 0 1 0 1 1 0 1 1 1 0
Код с ошибкой:
0 0 1 0 0 1 1 0 0 0 0 0 1 0 1 1 0 1 1 1 0
Контрольные биты 1 и 4 сигнализируют о наличии ошибки.
Место ошибки:
0 0 1 0 0 1 1 0 0 0 0 0 1 0 1 1 0 1 1 1 0
Номер ошибочного бита равен сумме номеров контрольных битов, обнаруживших
ошибку.
04.09.2024
Тема 6.Классификация
архитектур
75

76.

Количество битовых позиций, в которых два кода отличаются друг от друга
называется интервалом Хемминга двух кодов.
Пример
100011012
010110012
xx х х
Интервал Хемминга этих кодов равен d=4.
Для всех возможных m битовых кодов и r контрольных битов существует
минимальный интервал, который называется интервалом Хемминга
полного кода.
1 к.р. 1,3,5,7
2 к.р. 2,3, 6,7
4 к.р. 4,5,6,7
Допустимым считается код, у
которого
правильно заданы
значения контрольных разрядов.
Интервал Хемминга полного кода d=3
04.09.2024
1
2
3
4
5
6
7
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
1
1
0
0
0
0
0
1
0
0
1
0
0
0
0
1
0
1
0
0
0
1
1
0
1
0
0
0
0
0
1
0
0
0
0
1
0
1
0
0
0
0
0
1
1
0
0
0
0
0
0
1
1
0
0
0
Тема 6.Классификация
архитектур
76

77.

Для обнаружения k ошибок, необходим код с полным интервалом d=k+1, а
для исправления k ошибок, необходим код с полным интервалом d=2k+1.
Разрядность кодов Хемминга для исправления одиночных ошибок
Для заданного допустимого кода разрядности m существует ровно n=m+r
кодов с единственной ошибкой и n+1 кодов с не более чем одной ошибкой.
Всего допустимых кодов 2m. Всего кодов с не более чем одной ошибкой
2m(n+1). Должно выполняться неравенство 2m(n+1) 2n = 2m+r
2r-r m+1
Длина исходного
кода m
Количество
контрольных
разрядов r
Общая длина
кода Хемминга
n=m+r
Относительная
избыточность
кода L
8
4
12
1,50
16
5
21
1,31
32
6
38
1,19
64
7
71
1,11
128
8
136
1,06
256
9
265
1,04
512
10
522
1,02
04.09.2024
Тема 6.Классификация
архитектур
77

78.

Виды памяти в компьютере
регистровая память процессора;
оперативная память (ОП, ОЗУ, RAM ─ random access memory),
энергозависимая, большой объём ─ от 256 Мбайт до нескольких десятков Гбайт,
быстродействие и производительность должны соответствовать возможностям
процессора ─ время доступа составляет десятки и сотни наносекунд, высокая
надежность хранения данных и программ ─ расчетная вероятность ошибки 1 в
десять лет;
кэш память (cache ─ запас, тайник, наличные в кармане), буфер между
оперативной памятью и процессором. Самый быстрый тип памяти (кроме
регистровой) ─ время доступа составляет единицы (3-5) нс. Высокая стоимость и
высокое энергопотребление. Существует несколько уровней кэш памяти: L1 ─
внутри процессора и L2 ─ отдельная микросхема. Различаются временем доступа
и объёмом. объём L1 до 32 Кбайт, может быть два блока по 32 Кбайт. Типичный
объём L2 ─ 256-512 Кбайта, может быть и выше (до 2-4 Мбайт). Современные
компьютеры могут иметь и кэш третьего уровня (L3).
04.09.2024
Тема 6.Классификация
архитектур
78

79.

буферная память адаптеров, контроллеров, портов (от десятков байт для
портов до десятков мегабайт — видеопамять, память видеоадаптера).
Адаптером называется устройство, обеспечивающее соединение,
сопряжение устройств с различной формой представления данных. Обычно
через адаптер внешнее устройство подключается к шине ПК. Адаптер
представляет собой пассивное устройство
Контроллером называется управляющее устройство, обеспечивающее
сопряжение устройств с различной формой представления информации.
Контролер отличается от адаптера тем, что он выполняет некоторые
управляющие функции, то есть контроллер это активное устройство. В
состав контроллера может входить независимый специализированный
процессор, который выполняет свои функции по специальной программе.
Такие контроллеры называются программируемыми Например, для обмена
данными между жесткими дисками и оперативной памятью используются
контроллеры DMA (Direct Memory Access), которые фактически являются
сопроцессорами ввода/вывода, разгружающими центральный процессор от
очень длительных операций по обмену данными.
Порт представляет собой разъем на корпусе, обеспечивающий физическое
подсоединение внешнего устройства, а также логический канал связи
центральных устройств компьютера с периферийными.
04.09.2024
Тема 6.Классификация
архитектур
79

80.

постоянная память (ROM ─ Read Only Memory) , используется для
энергонезависимого хранения системной информации (часть операционной
системы BIOS, базовые операции обмена), только считывание, типовое
значение объёма 128–256К, невысокая скорость обмена. Для повышения
производительности содержимое ROM копируется в ОЗУ и в работе
используется только копия (теневая память — Shadow ROM). В последние
годы вытесняется другими видами энергонезависимой памяти (flash память).
полупостоянная память используется для хранения информации о
конфигурации компьютера (характеристика системного диска и т.д.).
CMOS Memory ─ Complimentary Metal Oxide Semiconductor ─
комплиментарный метал-оксид-полупроводник (КМОП) память, или
CMOS RTC ─ CMOS Real Time Clock используется для хранения данных
о конфигурации компьютера, в том числе составной частью этой
микросхемы являются часы-календарь;
ESCD (Extended Static Configuration Data) память для хранения
параметров конфигурирования устройств Plug and Play. объём
составляет несколько сотен байт. При отключенном электропитании для
поддержания внутреннего состояния используется батарейка или
аккумулятор. Самая экономичная память. Время доступа более 100 нс.
внешняя память (ВЗУ) ─ дисковая, ленточная, флэш-память и т.д., самая
медленная ─ время доступа порядка 30 000 000 нс, самая дешевая, самая
емкая (единицы терабайт)
04.09.2024
Тема 6.Классификация
архитектур
80

81.

Конструктивно оперативная память выполняется в виде так называемых
плат памяти, на которых размещаются модули (микросхемы) памяти,
вставляемые в специальные разъемы ─ слоты (slot ─ паз, щель).
Существуют модули двух конструкций:
SIMM (Single In Line Memory Modules — однорядные модули памяти)
DIMM.(Dual In Line Memory Modules — двухрядные модули памяти)
Количество контактов (pin) у современных плат ─ 168 и 184 pin.
Плата DIMM
04.09.2024
Тема 6.Классификация
архитектур
81

82.

Классификация по принципу работы микросхем RAM:
Динамическая (DRAM ─ Dynamic RAM)
Статическая (SRAM ─ Static RAM)
Основными модификациями DRAM являются:
FPM DRAM ─ Fast Page Mode DRAM, время доступа 60 нс, частота системной
шины 35 МГц, устарела;
EDO DRAM ─ Extended Data Output DRAM, время доступа 50–70 нс, частота
системной шины до 66 МГц,. Устарела для применения в качестве основной
памяти. Используется во внешних устройствах ( лазерных принтерах и т.д.);
SDRAM ─ Synchronous DRAM ─ скорость обмена от 256 до 1000 Мбайт в
секунду. Существует несколько модификаций:
спецификация PC66 ─ частота системной шины от 66 до 83 МГц, время
доступа до 9 нс (устарела);
спецификация PC100 — частота системной шины 110–120 МГц, время
доступа 8 нс;
Спецификация PC133 — частота системной шины до 150 МГц, время
доступа 7 нс.
04.09.2024
Тема 6.Классификация
архитектур
82

83.

DDR SDRAM ─ Double Data Rate SDRAM — синхронизированная динамическая
память с удвоением данных, производство компании Samsung, время доступа 5–
6 нс, частота шины памяти 600-700 МГц, за один такт передается двойной объём
данных. В настоящее время распространены следующие модификации:
Спецификация PC2100 ─ скорость обмена 2100 Мбайт/сек;
Спецификация PC2700 ─ скорость обмена 2700 Мбайт/сек;
Спецификация PC3200 ─ скорость обмена 3200 Мбайт/сек;
RDRAM (Rambus DRAM — от названия фирмы производителя Rambus Inc.),
время доступа 4 нс, частота шины памяти до 800 МГц; скорость обмена до 6000
Мбайт в секунду, очень дорогая разновидность памяти.
В качество дополнительного параметра микросхем оперативной памяти
рассматривается наличие ECC ─ Error Checking and Correcting ─ подсистемы
контроля и коррекции ошибок.
04.09.2024
Тема 6.Классификация
архитектур
83

84.

Статическая память SRAM обладает высоким быстродействием, время доступа
составляет единицы наносекунд. Но она гораздо дороже, а микросхемы
статической памяти больше по размерам, чем микросхемы динамической
памяти. Статическая память используется для организации внешних уровней
кэша L2 и L3.
Используемые типы SRAM:
Async SRAM ─ асинхронная статическая, до 33 МГц;
SB SRAM ─ Sync Burst SRAM ─ асинхронная пакетная, до 66 МГц;
PB SRAM ─ Pipeline Burst SRAM ─ конвейерная, усовершенствованная,
пакетная свыше 100 МГц.
Постоянная память ПЗУ или ROM
Масочные ПЗУ
Программируемые ПЗУ
Заполняется только один раз на
заводе-изготовителе
Допускается возможность
изменения содержимого
памяти
04.09.2024
Тема 6.Классификация
архитектур
84

85.

PROM ─ Programmable ROM ─ однократно программируемые ПЗУ. Для
программирования используются специальные устройства. Модули памяти
вынимаются из корпуса компьютера и вставляются в это устройство. В нем в
модули заносится новое содержимое, а затем они вставляются назад в
компьютер.
EPROM ─ Erasable Programmable ROM ─ перепрограммируемые ПЗУ. Можно
неоднократно стирать содержание и заносить новое. Стирание осуществляется
с помощью ультрафиолетового облучения в течении нескольких минут (до 5 мин)
через специальные окошки, которые после облучения вновь заклеиваются. Это
можно делать прямо на компьютере с помощью специально подключаемого
устройства.
EEPROM ─ Electrically Erasable Programmable ROM ─ электрически стираемые,
перепрограммируемые ПЗУ. Стирание осуществляется прямо в компьютере с
помощью высокого (порядка 30 вольт) напряжения.
FEPROM ─ Flash EPROM или Flash память ─ флэш-память ─ электрически
стираемая перепрограммируемая ПЗУ. Объединяет достоинства ROM и RAM.
То есть, с одно стороны, допускает как чтение, так и запись, но при выключении
электропитания содержимое памяти не уничтожается. В отличие от DRAM
энергия потребляется не все время работы, а только в периоды чтения/записи.
04.09.2024
Тема 6.Классификация
архитектур
85

86.

Процессор
Процессором (process — обрабатывать), центральным процессором (ЦП)
или CPU (Central Processing Unit — центральный обрабатывающий блок,
устройство), а в персональных компьютерах еще и микропроцессором
называется устройство, обеспечивающее процесс выполнения компьютером
действий по обработке данных, задаваемый выполняемой программой
Технические характеристики процессоров
Архитектура процессора (CISC, RISC, VLIW и т.д.)
Модель процессора, однозначно связанная с его системой команд (Intel ─
Xeon, Pentium, Celeron, Merced; AMD ─ Athlon, Duron);
Внутренняя тактовая частота (3-4 ГГц);
Разрядность или длина машинного слова (16, 32, 64, 128 битов);
объём внутреннего кэша L1 (от 128 Кбайт до 2-4 Мбайт);
Производительность. Измеряется в количестве операций с плавающей
точкой в секунду ─ мегафлопах, гигафлопах, терафлопах (до 73 терафлопов);
Плотность логических элементов (Pentium ─ 42 миллиона элементов) ;
Линейный размер логических элементов (0,13; 0,9 микрон);
Форм-фактор ─ геометрические размеры, количество контактов, способ
подключения к материнской плате (Socket7, Slot A, Socket A, Socket 478 и т.д.).
04.09.2024
Тема 6.Классификация
архитектур
86

87.

Вспомогательные процессоры ─ сопроцессоры, чипы, чипсеты
Для выполнения операций по управлению отдельными устройствами
компьютера используются функционально похожие на процессор
специализированные
микросхемы,
которые
принято
называть
сопроцессорами и чипами ( chip ─ тонкий кусочек).
Чипсет (chip set ─ набор чипов) ─ базовый набор специализированных
микросхем, при подключении которых друг к другу формируется
функциональный блок компьютера. Например, чипсет материнской
платы, чипсет графического контроллера и т.д.
Чипсет материнской платы является связующим звеном между всеми ее
компонентами. Он фактически определяет возможности по модернизации
компьютера.
Чипсет материнской платы определяет:
Типы и частоты поддерживаемых процессоров.
Скоростные характеристики вторичного кэша, его возможный размер.
Типы, объёмы и максимальное количество модулей памяти.
Поддерживаемые частоты шин, возможное количество контроллеров и т.д.
Функционально современные чипсеты делятся на северный мост,
отвечающий за соединение между собой процессора, оперативной памяти и
графической подсистемы, и южный мост, который отвечает за работу со
всеми периферийными устройствами (дисками, клавиатурой и т.д.)
04.09.2024
Тема 6.Классификация
архитектур
87

88.

Шины
Шиной или магистралью называется группа проводов, по каждому из которых
передается один бит данных, один бит адреса или управляющий сигнал, а также
совокупность электронных схем, обеспечивающих правильную передачу
информации внутри компьютера. Участок шины, по которому передаются данные,
называется шиной данных. Участок шины, по которому передаются адреса,
называется адресной шиной. И, наконец, участок шины, по которому передаются
управляющие сигналы называется шиной управления.
Шины имеют разъемы ─ сокеты (socket ─ углубление, гнездо) и слоты,
предназначенные для крепления микросхем (чипов) и дополнительных плат (плат
расширений), а также разъемы ─ порты для подсоединения внешних устройств.
Основные характеристики шин
Назначение ─ тип устройств, подсоединяемых к шине.
Разрядность.
Тактовая частота.
Скорость обмена или пропускная способность.
Разрядность адресной шины определяет адресное
пространство оперативной памяти
04.09.2024
Тема 6.Классификация
архитектур
88

89.

В современных компьютерах используется несколько специализированных
шин, обеспечивающих передачу информации и управляющих сигналов между
устройствам компьютера с различными скоростными характеристиками.
Основные типы шин
Локальная, системная шина (Host bus) служит для соединения процессора с
чипсетом северного моста; шина памяти служит для соединения оперативной
памяти с чипсетом северного моста; шина вторичного кэша служит для
соединения процессора с вторичным кэшем. Тактовые частот до 800 МГц,
разрядность до 256 бит.
ISA (Industry Standard Architecture — стандартная промышленная архитектура)
и EISA (Extended ISA — расширенный ISA) — традиционные, универсальные
шины для подключения внешних устройств с малой скоростью обмена от 8 до 33
Мбайт/с (мышь, клавиатура), тактовая частота до 8 МГц. Разновидности шин:
ISA8 ─ разрядность 8 бит; ISA16 ─ разрядность 16 бит; EISA – разрядность 32
бита.
PCI (Peripheral Component Interconnect — соединитель периферийных
компонент) — высокоскоростная шина для подсоединения периферийных
устройств со скоростью обмена до 500 Мбайт/с и тактовой частотой 66 МГц;
модификация PCI-X имеет скорость до 1 Гбайт/с. Разрядность 64 и 128 бит.
Подключаются диски, графические компоненты.
04.09.2024
Тема 6.Классификация
архитектур
89

90.

IDE (Integrated Drive Electronics — интегрированное электронное устройство) и
EIDE (Extended IDE — расширенный IDE) — шина и стандарт для подключения
жестких, оптических дисков и мобильных дисководов. Скорость обмена до 20
Мбайт/с.
SCSI (Small Computer System Interface — интерфейс малых вычислительных
систем) — шина и стандарт, которые предназначены для подключения
высокопроизводительных дисковых устройств. Скорость обмена до 80 Мбайт/с.
AGP (Advanced Graphic Port — улучшенный графический порт) — шина для
подключения видеоплат со скоростью обмена от 256 Мбайт/с до 1,06 Гбайт/с.
Скорость обмена 256 Мбайт/с считает условной единицей измерения для
видеокарт типа AGP. Скорость 528 Мбайт/с принято обозначать AGP2x, а 1,06
Гбайт/с — AGP4x.
USB (Universal Serial Bus — универсальная последовательная шина) ─
одновременно можно подключить до 127 внешних устройств (принтер, сканер и
т.д.). Скорость обмена данными до 12 Мбайт/с, а у модификации шины USB 2.0
— до 60 Мбайт/с.
FireWire (fire wire ─ огненный провод) или IEEE 1394 — шина и стандарт,
предназначенные для подключения высокоскоростных внешних устройств типа
цифровых фото и видеокамер. Обеспечивает скорость обмена до 50 Мбайт/с.
Arapahoe — перспективная шина третьего поколения, которая должна
обеспечить скорость обмена до 6 Гбайт/с.
04.09.2024
Тема 6.Классификация
архитектур
90

91.

Система шин компьютера
04.09.2024
Тема 6.Классификация
архитектур
91

92.

Чипсеты и система шин
04.09.2024
Тема 6.Классификация
архитектур
92

93.

Синхронизация и шины
Основной
тактовый
генератор
системной
платы
вырабатывает
высокостабильные импульсы опорной частоты, которая используется для
синхронизации процессора, памяти, системной шины и всех остальных шин.
Стандартными считаются частоты генератора 4,77 МГц; 6; 8; 10; 12; 16; 20; 25;
33,3; 40;60; 66,6; 83; 100; 133 МГц и т.д.
В моделях старше 486 применяется деление опорной тактовой частоты для
синхронизации шин ввода/вывода и внутреннее умножение для процессора.
Примеры частот:
Host Bus Clock — частота системной шины; она же опорная частота и
частота шины процессора: 100, 125, 133, … ,800 MГц и т.д.
CPU Clock, Core Speed — внутренняя частота процессора. Получается
умножением опорной частоты на некоторый коэффициент 2, 4, 6 и т.д.
ISA Bus Clock — частота шины ISA – 8, 16 МГц и т.д.
PCI Bus Clock — частота шины PCI — 25; 33,3; 66,6 МГц и т.д.
04.09.2024
Тема 6.Классификация
архитектур
93

94.

Материнская плата
Материнской или системной платой (mother board, system board, system
card) называется основная плата, по которой проходят основные шины
компьютера, и на которой размещены разъемы (слоты, сокеты) для крепления
основных внутренних устройств компьютера (процессора, чипсета, оперативной
памяти, плат расширений).
На материнской плате находятся:
Сокет или слот для крепления процессора или платы, содержащей
микросхемы процессора и внешнего кэша. Например, ZIF Socket (Zero
Insertion Force socket ─ сокет с нулевым усилием вставки).
Слот для крепления плат оперативной памяти.
Система шин.
Чипсет.
Слоты расширений (expansion slot) для крепления дополнительных плат
(expansion card) ─ звуковой платы, видеоплаты, сетевой платы и т.д.
04.09.2024
Тема 6.Классификация
архитектур
94

95.

Джамперы (jumper ─ перемычка) ─ съемные перемычки, устанавливаемые
на штырьки контактов печатной платы для конфигурирования (настройки)
различных устройств компьютера.
DIP переключатели (Dual In line Pin switches ─ переключатели на двойном
ряду штырьков) ─ выключатели, используемые для тех же целей, что и
джамперы, но более габаритные и более дорогие.
контакт
перемычка
Слева джамперы, справа DIP-переключатели
На современных материнских платах конфигурирование многих устройств
выполнять не нужно (Jumper less Card). Компоненты оборудования, которые
после физической установки в компьютер (подключения к компьютеру)
автоматически настраиваются операционной системой относятся к классу PnP
Plug and Play ─ вставляй и работай (plug ─ вставлять вилку, штепсель).
04.09.2024
Тема 6.Классификация
архитектур
95

96.

Системный блок
Основная часть устройств ПК размещается внутри системного блока, который
представляет собой корпус, коробку из металла, предназначенную
для
установки, крепления основных устройств компьютера.
В системном блоке находятся (крепятся):
материнская или системная плата;
платы расширений ─ платы для подключения различных внешних устройств
(сетевая плата, видеокарта, звуковая плата и т.д.);
жесткий диск (один или несколько);
дисководы гибких дисков, дисководы CD-ROM, CD-R, CD-RW, DVD и т.д.;
встроенный динамик;
тактовый генератор;
вентилятор;
блок питания.
04.09.2024
Тема 6.Классификация
архитектур
96

97.

Типы системных блоков
AT (Advanced Technology ─ продвинутая технология) ─ стандартные корпуса
персональных компьютеров IBM PC/AT.
ATX (AT eXtended ─ расширенный AT) ─ улучшенный стандарт корпусов ПК.
Горизонтальные (desktop ─ настольный). Длина корпуса около 35 см.
Вертикальные (tower ─ башня):
minitower ─ высота 35 см, ширина 18 см, длина 40 см;
miditower ─ высота 40 см;
bigtower ─ высота 60 см;
superbigtower ─ высота от 1 м ─ стойки для серверов.
На передней панели системного блока находятся:
Кнопка включения электропитания (Power).
Кнопка перезагрузки (Reset).
Кнопка ускоренного режима (Turbo) ─ устарела.
Сигнальные лампочки режимов работы: питание ─ зеленая, жесткого
диска ─ желтая.
Панели управления дисководами гибких и компакт дисков.
Выход встроенного динамика.
04.09.2024
Тема 6.Классификация
архитектур
97

98.

На задней панели системного блока находятся:
Разъем для подключения электропитания.
Стандартные разъемы для подключения различных внешних устройств,
которые принято называть портами.
Выходы плат расширений, служащие для подключения звуковых устройств,
видеоустройств (TV In, TV Out) , сетевых устройств и т.д.)
В современных компьютерах предусмотрены следующие порты:
Порт LPT ─ параллельный порт. Предназначен для подключения принтера,
сканера, внешних дисководов и др. Данные передаются байтами со скоростью
около 2 Мбайт/с.
Порт СОМ ─ последовательный порт. Предназначен для подключения
низкоскоростных внешних устройств, таких как мышь, модем и т.д. Данные
передаются битами со скоростью около 100 Кбайт/с.
Порт PS/2 ─ более современный, чем последовательный порт, специально
предназначен для подключения клавиатуры и мыши.
Порт USB (Universal Serial Bus — универсальная последовательная шина)
соответствует современному унифицированному стандарту на шину и разъем. К
порту USB одновременно можно подключить до 127 внешних устройств.
Порт
FireWire
(IEEE
1394)
—
предназначен
для подключения
высокоскоростных внешних устройств типа цифровых фото и видеокамер.
04.09.2024
Тема 6.Классификация
архитектур
98

99.

Разновидности разъемов, используемых в компьютерах:
Используются двух и трех разрядные разъемы типа S ─ розетка и типа P ─
вилка со стандартными геометрическими размерами:
DB-25S ─ 25 гнезд в два ряда, LPT порт, обычно принтер.
DB-25P ─ 25 штырьков в два ряда, COM2 порт (например, модем).
DB-15S ─ 15 гнезд в два ряда, игровой порт.
DB-15S ─ 15 гнезд в три ряда, порт монитора.
DB-9S ─ 9 гнезд в два ряда, порт монитора (устаревший).
DB-9P ─ 9 штырьков в два ряда, COM1 порт (модем, мышь).
04.09.2024
Тема 6.Классификация
архитектур
99

100.

Разъем PS/2 (клавиатура, мышь)
Разъем принтера типа Centronics
04.09.2024
Тема 6.Классификация
архитектур
100

101.

Внешняя память
Внешней памятью называется группа устройств, которые предназначены для
долговременного хранения больших массивов информации — программ и данных.
Основные особенности внешней памяти:
Отсутствие доступа со стороны процессора.
Энергонезависимость.
Малая скорость обмена (относительно оперативной памяти).
Неограниченный объём.
Относительная дешевизна хранения данных.
Основные разновидности внешней памяти:
гибкие магнитные диски;
жесткие магнитные диски;
оптические диски;
магнитные ленты (устройства для работы с лентами ─ стримеры);
переносимые внешние устройства памяти.
04.09.2024
Тема 6.Классификация
архитектур
101

102.

Дисковые магнитные накопители
Магнитный диск состоит из одной или нескольких пластин (виниловых,
алюминиевых, стеклянных и др.). Диаметр диска от 3 до 12 см. У портативных
компьютеров, а также для цифровой видео и аудиотехники диаметр диска
менее 3 см.
Дорожкой диска называется кольцевая область рабочей поверхности диска,
содержащая последовательность битов, записанных за его рабочую поверхность
за один полный оборот. Группа дорожек, имеющих один и тот же номер, но
расположенных на разных рабочих поверхностях образует цилиндр.
Структура дорожки диска
04.09.2024
Тема 6.Классификация
архитектур
102

103.

Гибкие магнитные диски
Гибкий магнитный диск (ГМД), накопитель на гибких магнитных дисках (НГМД),
флоппи диск (floppy disk — свободно висящий диск), или просто дискета
представляет собой гибкую лавсановую пластинку, диск диаметром 3,5 дюйма,
что примерно равно девяти сантиметрам (точнее 89 миллиметрам, 1 дюйм
равен 2,54 сантиметра).
04.09.2024
Тема 6.Классификация
архитектур
103

104.

Жесткие магнитные диски
Постоянный, несъемный диск компьютера или жесткий магнитный диск —
ЖМД, HDD (Hard Disk Drive — привод жесткого диска), или винчестерский
(от Winchester — разновидность винтовки, двустволка) диск является пакетом
дисков, который состоит из нескольких (от 2 до 10) пластин — дисков,
закрепленных на общей оси и жестко соединенных с механизмом вращения
дисковода
04.09.2024
Тема 6.Классификация
архитектур
104

105.

Основные характеристики жестких дисков
объём диска.
Среднее время доступа ─ время необходимое для перемещения к любому
сектору диска. В настоящее время 7-9 мс.
Скорость вращения диска, в настоящее время 5400, 7200, 10800 об/мин.
Скорость чтения данных. Для указания этой характеристики используется
спецификация вида Ultra DMA/33 ─ 33 Мбайт/сек, UDMA/66, UDMA/100.
Размер собственной кэш памяти диска ─ до 2 Мбайт.
Форм-фактор: стандартные, для переносных компьютеров, Micro Drive.
Стандарт интерфейса (IDE, EIDE, SCSI, RAID).
Фирма производитель (IBM, Fujitsu, Western Digital (WD), Seagate, Quantum).
04.09.2024
Тема 6.Классификация
архитектур
105

106.

Стандарты интерфейсов жестких и других дисков
IDE ─ Integrated Drive Electronics ─ устройство со встроенным контроллером.
Малая и средняя скорости обмена: 2,1-8,3 Мбайт/сек. Можно подключить только
одно устройство.
EIDE ─ Extended IDE ─ усовершенствованный IDE ─ возможность
одновременного подключения до 4 устройств данного стандарта (включая CDROM), монопольно использующих подключение. Скорость обмена до 20Мбайт/сек.
Относительно низкая стоимость.
SCSI ─ Small Computer System Interface ─ интерфейс малых вычислительных
систем. Высокая скорость обмена: 5-80 Мбайт/сек. Высокая стабильность
передачи данных. Необходим отдельный адаптер. Используются в различных
семействах компьютеров (Sun, HP, SGI и др.). Интерфейс допускает
одновременное последовательное подсоединение до 7 устройств, совместно
использующих подключение, т.е. допускается одновременная работа всех
подключенных устройств. Относительно высокая стоимость.
RAID ─ Redundant Array of Inexpensive Disks ─ избыточный массив недорогих
дисков. Позднее Independent ─ независимый. Компьютер комплектуется группой
обычно SCSI дисков, которые подсоединяются к RAID контроллеру, который
обеспечивает восприятие группы дисков как один большой емкости ─ SLED ─
Single Large Expensive Disk ─ одиночный большой дорогой диск. Один контроллер
может управлять до 16 дисками SCSI.
04.09.2024
Тема 6.Классификация
архитектур
106

107.

Уровни (типы организации) RAID.
Массив нулевого уровня
Дублирующие диски
Массив первого уровня
Массив второго уровня
04.09.2024
Тема 6.Классификация
архитектур
107

108.

Уровни (типы организации) RAID.
Массив третьего уровня
Массив четвертого уровня
Массив пятого уровня
04.09.2024
Тема 6.Классификация
архитектур
108

109.

Компакт диски CD-ROM
Стандарт IS10149 технических характеристик CD (Compact Disc): диаметр ─
120 мм, толщина ─ 1,2 мм, диаметр центрального отверстия ─ 15 мм.
04.09.2024
Тема 6.Классификация
архитектур
109

110.

Схема записи кодов на компакт диски
На нижнем уровне каждый информационный байт (8 бит) кодируется кодом
Хемминга, состоящим из 14 бит. Это позволяет обнаруживать и исправлять
двойные ошибки.
На втором уровне 24 последовательных 14 битных кода, к которым добавляется
18 контрольных 14 битных кодов образуют фрейм (frame ─ каркас). Фрейм,
состоящий из 588 битов, содержит всего 192 информационных бита.
На верхнем уровне 98 фреймов образует сектор. Сектор содержит преамбулу
16 байт, 2048 информационных байтов и 288 байтов контрольных битов кода Рида
–Соломона, всего 98 24=2352 байт.
04.09.2024
Тема 6.Классификация
архитектур
110

111.

Принцип записи и считывания для дисков однократной записи CD-R
Запись на заготовки (или болванки) дисков WORM (Write Once/Read Many —
однократная запись, множественное считывание) или CD-R (Compact Disk
Recordable) производиться с помощью воздействия высокотемпературного
лазерного луча на особый светочувствительный слой диска (цианин зеленого
цвета или пталоцианин желто-оранжевого цвета), который как бы «выгорает»
под этим воздействием. Такую «запись» можно выполнить только один раз.
04.09.2024
Тема 6.Классификация
архитектур
111

112.

Принцип записи и считывания для дисков многократной записи CD-RW
Принцип записи информации на диски CD-RW (Compact Disk ReWriteable —
перезаписываемые компакт-диски): на металлической или иной основе находится
рабочий слой из сплава серебра, индия, сурьмы и теллура, который под влиянием
лазерного луча изменяет свое состояние, переходит из кристаллического
состояния в аморфное или наоборот. Такой переход из одного состояния в другое
может быть выполнен многократно. Кристаллические и аморфные состояния
имеют различную отражающую способность.
Скорость обмена компакт-дисков
Единица скорости обмена для CD, CD-R, CD-RW ─ 150 Кбайт/сек;
Скорость обмена указывается множителем, определяющим во сколько раз
скорость обмена больше, чем скорость 150 Кбайт/с. Эта характеристика
указывается в названии дисков или как их основная характеристика. Например, в
названии дисковода «Creative 24x» «24x» является указателем скорости обмена.
Таким образом, скорость обмена для данного дисковода равна 3,6 Мбайт/с.
Характеристика CD-R и CD-RW включает в себя два или три показателя:
скорость обмена в режиме чтения (максимальный коэффициент), скорость обмена
для режима многократной записи (минимальный коэффициент) и скорость обмена
в режиме однократной записи. Например, 12×8×32x означает, что чтение
выполняется с 32-кратной скоростью, запись на CD-RW — c 8-кратной скоростью, а
запись на CD-R с 12-кратной.
04.09.2024
Тема 6.Классификация
архитектур
112

113.

Диски DVD
Запись информации на диски DVD (Digital Versatile Disk — цифровой
многосторонний, универсальный диск) производится на нескольких слоях,
которые размещаются на одной и той же рабочей поверхности. Кроме того,
для записи используется мультимедийный формат MPEG-2, поэтому объём
дисков достигает 17–27 Гбайт.
Отличия DVD от CD:
Впадины имеют размер 0,4, а не 0,8 микрона;
Плотность спирали 0,74 микрона между дорожками, а не 1,74 микрона;
Красный лазер с длиной волны 0,65 микрона вместо 0,78 микрона.
Для DVD дисков основной единицей измерения скорости обмена считается
скорость 1,38 Мбайт/с. Таким образом «8x DVD дисковод», или «8скоростной DVD дисковод» означает, что у этого дисковода скорость обмена
равна 11,04 Мбайт/с.
04.09.2024
Тема 6.Классификация
архитектур
113

114.

Форматы DVD:
Односторонние однослойные ─ 4,7 Гбайт;
Односторонние двухслойные ─ 8,5 Гбайт;
Двусторонние однослойные ─ 9,4 Гбайт;
Двусторонние двухслойные ─ 17 Гбайт.
Структура двухстороннего двухслойного DVD
04.09.2024
Тема 6.Классификация
архитектур
114

115.

Мобильные дисководы
Существует несколько вариантов внешних, мобильных дисководов
большой емкости. Это означает, что переносить нужно не только дискету,
но и сам дисковод. В частности можно упомянуть популярные модели
Iomega ZIP, Iomega JAZ и ORB Drive. Эти устройства работают со
сменными дисками собственных форматов (их часто называют ZIP-диски)
объёмом от 100 Мбайт до 2 Гбайт и имеют скорость обмена до 10–20
Мбайт/с. Стоимость ZIP-дисков достаточно высока. Относительно недавно
выпущены переносные дисководы модели 2,5’’ Combo Portable HDD,
которые работают с дисками 2,5 дюйма (9,5 мм) емкостью до 160 Гбайт и
скоростью обмена 60 Мбайт/сек. .
Мобильные устройства флэш памяти
Мобильные устройства, основанные на флэш памяти, в отличие от
мобильных дисководов, не требуют механических перемещений при
выполнении операций чтения и записи, они не имеют сменных носителей.
Фактически эти устройства представляют собой микросхему памяти,
снабженную защитным корпусом и разъемом USB. Работа с ними после
подключения к порту осуществляется так же, как и с жестким диском.
Пример: относительно дешевые Jet Flash (jet ─ реактивный) объёмом до
4Гбайт и скоростью обмена до 8Мбайт/сек, до 1 000 000 циклов
чтения/записи и длительностью хранения данных до 10 лет.
04.09.2024
Тема 6.Классификация
архитектур
115

116.

Дисплей и графическая подсистема
Одним из важнейших устройств, применяющихся для вывода информации,
является дисплей (display — показ) или монитор (monitor — устройство для
слежения, контроля).
Классификация дисплеев:
Монохромные алфавитно-цифровые.
Монохромные графические.
Цветные алфавитно-цифровые.
Цветные графические.
У алфавитно-цифровых в отличие от графических дисплеев не существует
возможности работать с отдельным пикселем.
Основные технические характеристики дисплеев:
Принцип действия.
Размер экрана по диагонали.
Разрешающая способность.
Размер «зерна» экрана.
Частота регенерации.
Форма экрана.
Класс защиты
04.09.2024
Тема 6.Классификация
архитектур
116

117.

Классификация по принципу действия :
Дисплеи с электронно-лучевой трубкой (ЭЛТ) или CRT (Cathode Ray
Terminal — монитор на катодно-лучевой трубке).
Принцип действия ЭЛТ мониторов
04.09.2024
Тема 6.Классификация
архитектур
117

118.

Жидкокристаллические (ЖК) или LCD дисплеи (Liquid–Crystal Display —
жидкокристаллический дисплей):
мониторы с пассивной матрицей ─ более простые и дешевые;
. мониторы с активной матрицей — более качественные и более дорогие.
Плазменные дисплеи.
Принцип действия ЖК дисплеев
04.09.2024
Тема 6.Классификация
архитектур
118

119.

Размер экрана по диагонали
Размер экрана по диагонали измеряется в сантиметрах или дюймах. В
настоящее время выпускаются мониторы с экранами от 9 до 42 дюймов
(от 23 до 107 сантиметров). Наиболее распространенными являются
экраны с размером 15, 17, 19 и 21 дюйм.
Разрешающая способность
Разрешающая способность определяется как количество строк на весь экран
и количество пикселей в строке. В настоящее время используются
следующие стандартные разрешения: 800 600, 1024 768, 1152 864, 1280
1024, 1600 1200, 1600 1280, 1920 1200, 1920 1600, 2048 1536
04.09.2024
Тема 6.Классификация
архитектур
119

120.

Размер пикселя ─ «зерна»
Качество изображения определяется не только разрешающей способностью, но
и так называемой зернистостью экрана. Зернистость определяется как
фактический линейный размер пикселя или же как расстояние между двумя
соседними пикселями. В настоящее время этот параметр у большинства
мониторов равен 0,18–0,28 миллиметра. Чем меньше размер зерна, тем лучше,
но и дороже монитор.
Частота регенерации
Частота регенерации (обновления) или частота кадров показывает
сколько раз в секунду обновляется изображение на экране. Минимальное
значение частоты кадров 60 Гц. В настоящее время частота регенерации
большинства мониторов составляет 60 –100 герц, а стандартной считается
частота 85 герц.
Форма экрана
Экраны мониторов бывают выпуклые и плоские. В настоящее время
большинство экранов, в том числе и у бытовых телевизоров, выпуклые.
Более перспективными моделями считаются мониторы с плоским
экраном, например, модель Trinitron, у которой экран абсолютно плоский
по вертикали и слегка искривлен по горизонтали.
04.09.2024
Тема 6.Классификация
архитектур
120

121.

Класс защиты
С точки зрения техники безопасности работы с мониторами необходимо
учитывать
класс
защиты
монитора,
который
определяется
международными стандартами. В настоящее время действует стандарт
под названием TCO-2003, выдвигающий самые жесткие требования к
безопасному для человека уровню электромагнитных излучений,
эргономическим и экологическим параметрам, а также к параметрам,
определяющим качество изображения — яркости, контрастности,
мерцанию, антибликовым и антистатическим свойствам покрытия экрана
монитора.
Видеоподсистема
Для создания изображения на экране дисплея необходим еще один компонент,
который называют видеоплатой, видеокартой или видеоадаптером.
Видеоадаптер вместе с дисплеем образуют видеоподсистему компьютера. В
настоящее время в основном используются адаптеры типа SVGA (Super Video
Graphics Array — супервидеографический массив), способные передавать 16,7
миллионов цветовых оттенков. Видеоадаптеры содержат собственную
видеопамять объёмом 16–64 Мбайт. Часть работы по формированию
изображения возлагается на аппаратные средства адаптера — микросхемы
видеоускорителя. Различают два типа видеоускорителей: плоские — 2D (2dimension — двухмерный) и трехмерные — 3D (3-dimension — трехмерный).
04.09.2024
Тема 6.Классификация
архитектур
121

122.

Принтеры
Для получения результатов работы программ на бумаге в комплект
персональных компьютеров включают печатающее устройство, которое
обычно называют принтером (от print — печать).
Технические характеристики принтеров:
тип принтера — точечно-матричный, струйный или лазерный;
возможность работы с цветом;
ширина каретки;
разрешение при печати;
скорость печати;
эксплуатационные расходы.
04.09.2024
Тема 6.Классификация
архитектур
122

123.

Ширина каретки
Ширина каретки определяет максимальные размеры — формат документа,
который может быть напечатан на данном принтере. Базовый формат A0 ─
840 1188 мм (размер газеты в развороте двух листов). Остальные форматы
образуются от основного последовательным делением большего размера на
два.
Стандартные форматы документов:
Формат А1 ─ 594 840 мм (один лист бумаги).
Формат А2 — 420 594 мм (принтеры с широкой кареткой).
Формат А3 — 297 420 мм (принтеры с широкой кареткой).
Формат А4 — 210 297 мм (стандартный лист делопроизводства,
принтеры с узкой кареткой).
Формат А5 ─ 149 210 мм.
Формат А6 ─ 105 149 мм.
Формат А7 ─ 75 105 мм.
Формат А8 ─ 53 75 мм.
Формат А9 ─ 37 53 мм.
Формат А10 ─ 26 37 мм.
04.09.2024
Тема 6.Классификация
архитектур
123

124.

Разрешение при печати,
Разрешение при печати, измеряется числом точек, печатаемых на одном
дюйме — dpi (dots per inch — точки на дюйм). Эта характеристика очень похожа
на разрешающую способность мониторов, только речь идет о формировании
изображения на бумаге, а не на экране монитора.
Скорость печати
Скорость печати определяется как количество полностью отпечатанных
листов (или как количество печатаемых символов) в единицу времени, обычно в
минуту. Иногда скорость печати указывается как время, которое требуется для
печати одного листа. При указании этой характеристики предполагается, что
печатаемый материал не содержит графики.
04.09.2024
Тема 6.Классификация
архитектур
124

125.

Эксплуатационные расходы.
Принтеры обычно используют для выполнения печати специальное съемное
устройство — картридж (cartridge — патрон, заряд, катушка с пленками).
Внутри картриджа размещается красящая лента или расходуемое при печати
вещество чернила или специальный порошок — тонер (tone — тон, оттенок).
Используемые при печати картриджи, красящие ленты, чернила, тонеры, бумагу
и т.д. называют расходными материалами.
Эксплуатационные расходы включают в себя:
стоимость картриджа;
стоимость заправки картриджа тонером (или замены ленты в картридже);
стоимость печати одного листа;
количество листов, которые можно напечатать с одной заправки картриджа.
04.09.2024
Тема 6.Классификация
архитектур
125

126.

Используемые в настоящее время принтеры по принципу действия можно
разделить на три группы — точечно-матричные, струйные и лазерные.
Точечно-матричные принтеры
Печатающие головки точечно-матричных принтеров содержат группу (матрицу)
иголок, которые, выдвигаясь из головки в определенных комбинациях и ударяя
по красящей ленте, оставляют на бумаге изображение символа.
Печатать со скоростью (при черновой печати) от 180 до 400 и выше
символов в секунду.
Разрешение 360 360 dpi.
Печатать графики.
Печатать в цвете при не очень высоком качестве.
Печать нескольких копий документа.
Высокая шумностью при печати.
Низкая собственная цена.
Невысокая стоимость расходных материалов.
04.09.2024
Тема 6.Классификация
архитектур
126

127.

Режимы печати точечно-матричных принтеров
LQ (Letter Quality — машинописное качество) ─ стандартный уровень
качества печати, соответствующий машинописному.
SLQ (Super LQ) ─ уровень лучше машинописного.
Draft (draft — эскиз) ─ черновой или эскизный уровень.
NLQ (Near LQ — около машинописного качества) ─ близкий к
машинописному.
Condensed (condensed ─ сгущенный) ─ уплотненный режим.
Draft Condensed ─ черновой уплотненный, печать выполняется
шрифтами малого размера.
04.09.2024
Тема 6.Классификация
архитектур
127

128.

Струйные принтеры
Печатающие головки струйных принтеров имеют несколько форсунок,
капиллярных сопел (до 64 и выше), через которые на бумагу
выстреливаются очень маленькие капельки чернил разных цветов.
Цветное изображение достаточно высокого качества.
Хорошее качеством графических изображений.
Разрешение 720 720 dpi.
Скорость печати невысокая — от нескольких десятков секунд до
двух минут на печатаемую страницу.
Достаточно дорогая и сложная эксплуатация.
Стоимость самих струйных принтеров относительно невысока.
04.09.2024
Тема 6.Классификация
архитектур
128

129.

Лазерные принтеры
Лазерные принтеры
документов.
используют
электрографический
способ
печати
Высокая скорость печати ─ до 30 и более страниц в минуту.
Высокое, сравнимое с полиграфическим качество печати цвета и графики.
Разрешающая способность при печати достигает 1440 1440 dpi.
Относительно высокая собственная стоимость.
Относительно высокая стоимость эксплуатации (особенно цветных).
04.09.2024
Тема 6.Классификация
архитектур
129

130.

Другие устройства компьютера
Клавиатура используется для ввода первичной информации в компьютер, а
также для управления его работой В настоящее время клавиатуры
подавляющего большинства персональных компьютеров унифицированы и
выполнены в стандартах 101/102, 104/105 или 108-клавишных клавиатур.
Манипулятор мышь ─ устройство, которое используется для управления
работой программ и для ввода простейших видов графической информации —
рисунков, чертежей и т. д. Манипуляторы мышь бывают механические и
оптические, проводные и беспроводные (инфракрасные).
Манипулятор джойстик имеет похожий на мышь принцип действия. Вместо
коробочки мыши, произвольно перемещаемой по поверхности стола, у
джойстика имеется вертикальная рукоятка, один конец которой фиксирован в
шарнирном механизме, позволяющем произвольным образом наклонять и
вращать ручку.
Трекбол
представляет собой стационарно устанавливаемый корпус, на
верхней поверхности которого имеется шарик, приводимый в движение рукой.
Широко используется в ноутбуках.
Пенмаус похож на шариковую ручку, на рабочем конце которой находится
узел, регистрирующий ее перемещения.
04.09.2024
Тема 6.Классификация
архитектур
130

131.

Сканер представляет собой устройство, используемое для преобразования
в графический формат и передачи в память компьютера находящихся на
бумажных носителях чертежей, фотографий, иллюстраций, текста и т. д.
Оптическое устройство сканирует изображение, просматривая его узкими
горизонтальными полосками, и сформированный сканером машинный код
этого изображения передается в память.
Основные характеристики сканеров:
формат листа — А2, А3 или А4;
разрешающая способность ─ число точек, различаемых сканером на одном
дюйме, измеряется в единицах dpi —от 300 dpi до 4800 dpi;
возможность работы с цветом.
Дигитайзеры (графические планшеты) представляют собой устройства,
в основе действия которых лежит фиксация положения специального пера
относительно планшета или экрана дисплея. В последнем случае перо
называется световым. Дигитайзеры могут быть использованы художниками
для создания всевозможных рисунков, иллюстраций без промежуточного
нанесения на бумагу или иной традиционный носитель.
Графопостроители или плоттеры используются для подготовки на бумаге
различного рода конструкторских документов, чертежей, графиков, рисунков. Они
обеспечивают работу с цветом и документами очень больших форматов.
04.09.2024
Тема 6.Классификация
архитектур
131

132.

Модем ─ модулятор-демодулятор ─ устройство, обеспечивающее прямое и
обратное преобразования между дискретным кодом, используемым в
компьютере, и аналоговым сигналом, используемым в телефонных и иных
линиях связи.
Асинхронный преобразователь служит для преобразования параллельно
передаваемого сигнала в последовательный. Пример: СOM порт компьютера.
04.09.2024
Тема 6.Классификация
архитектур
132

133.

Модуляция сигнала для передачи по телефонным линиям связи
Несущий сигнал: E A sin( t )
E ─ напряжение, А ─ амплитуда, ─ частота, ─ фаза сигнала.
несущий сигнал
модулирующий код
амплитудная модуляция
частотная модуляция
фазовая модуляция
04.09.2024
Тема 6.Классификация
архитектур
133

134.

Стандарт MPC (Multimedia Personal Computer) содержит требования к
аппаратуре персонального компьютера, чтобы он мог работать со звуком в
мультимедийной среде. В частности, в комплект машины должны входить:
акустические стереоколонки, микрофон и звуковой адаптер (звуковая
плата, звуковая карта).
Синтезаторы звука используются для воспроизведения звуков различных
музыкальных инструментов.
Музыкальные приставки используются профессиональными музыкантами
для создания и аранжировки музыкальных произведений.
Речевой ввод и вывод ─ устройства, распознающие голос человека и
«понимающие» сказанные им фразы, а также устройства, синтезирующие
человеческую речь.
Ограничители напряжения используются для обеспечения надежного
электропитания компьютеры. Они сглаживают резкие скачки напряжения в сети
до приемлемого уровня.
Источники бесперебойного питания при внезапном отключении
электропитания автоматически подключают на некоторое время автономное
питание и позволяют сохранить за этот период результаты текущей работы.
04.09.2024
Тема 6.Классификация
архитектур
134

135.

В стандартный комплект персонального компьютера модели IBM PC при его
продаже обычно входит системный блок, клавиатура, мышь и монитор. При
необходимости отдельно приобретается принтер и сканер.
Компактная условная формула ─ характеристика компьютера
модель процессора, его тактовая частота, наличие и объём кэша;
объём и тип оперативной памяти;
используемые шины;
объём жесткого диска;
наличие дисковода флоппи диска;
наличие и тип дисковода компакт-дисков;
наличие видеоплаты, ее тип и объём дополнительной памяти;
наличие звуковой платы, ее тип;
иногда специально указывают стандарт клавиатуры и наличие в комплекте
мыши.
Пример:
P4–2400, 512 L2/256 DIMM DDR/PCI, USB/80Gb/FDD 3,5’’/CD-RW52x/AGP4x
32Mb/ SB AUDIGY 5.1/Mouse/Keyboard 108
04.09.2024
Тема 6.Классификация
архитектур
135

136.

Монитор характеризуют: указанием модели, типа, размера экрана, размера
зерна, разрешением и частотой, а также наличием сертификата класса защиты.
Пример:
Samsung 763MB/CRT/17”/0,20/1280 1024@85/ТСО99.
монитор на электронно-лучевой трубке (CRT);
модель Samsung 763MB;
17-ти дюймовый экран (17’’);
размер зерна 0,20 мм;
разрешение 1280 1024;
частота кадров 85 герц (@85);
наличие сертификата класса защиты (ТСО99, ТСО2003).
04.09.2024
Тема 6.Классификация
архитектур
136

137.

Тема 4. Параллелизм в вычислительных системах
Параллелизмом называется одновременное выполнение различными
устройствами или различными частями одного и того же устройства каких-либо
действий по обработке информации. Параллелизм обеспечивает повышение
быстродействия и общей эффективности компьютера.
Архитектура фон Неймана. Базовый вариант
Обмен данными между устройствами ввода-вывода (УВВ) и оперативной памятью
(ОП) происходил через процессор. Поэтому на время обмена вычисления по
программе прекращались.
Параллелизм использовался во внутренних линиях связи, в трактах (линиях)
обмена данными с внешними устройствами. Данные и команды передавались в
параллельном режиме.
04.09.2024
Тема 6.Классификация
архитектур
137

138.

Вариант архитектуры фон Неймана без участия АЛУ в обмене с внешними
устройствами. Организовано совмещение во времени процессов
ввода/вывода и вычислений. Но процессор (УУ) по-прежнему контролирует
процессы обмена.
Вариант архитектуры фон Неймана с каналом I\O (input\output ─ ввод\вывод)
04.09.2024
Тема 6.Классификация
архитектур
138

139.

Идеи академика С.А. Лебедева, по развитию параллелизма в ЭВМ (1957 год).
«Нужно отказаться от стандартной схемы выполнения команды, когда
выборка очередной команды заканчивается только после отсылки результата
в ОП. Выполнение арифметических операций следует совместить во времени
с обращениями в оперативную память. Нужно выполнять текущую команду и
параллельно выбирать следующую, осуществляя опережающий просмотр
команд»
«Вычисления можно ускорить, если организовать выборку команд и данных
по нескольким направлениям, трактам, каналам, линиям связи».
«Для уменьшения влияния самого существенного фактора ─ времени
обращения к ОП, следует включить в состав ЭВМ сверхбыструю память
относительно небольшого объёма, которая должна стать промежуточным
звеном, между процессором и ОП. Заполнение этой памяти из ОП должно
производиться одновременно с вычислениями»
«Следует включить в состав ЭВМ несколько одновременно работающих
АЛУ, каждое из которых имеет собственную сверхбыструю память и
собственное устройство управления, а также общую для всех оперативную
память и УУ для всей машины в целом»
«Нужно организовать параллельную работу нескольких процессоров в
одной машине, а также нескольких машин, объединенных общим
устройством управления и линиями связи для обмена данными»
04.09.2024
Тема 6.Классификация
архитектур
139

140.

Конвейерная (скалярная) архитектура
Организация параллелизма на уровне команд: то есть совмещения во
времени выполнения различных этапов команды. Выполнение команды
разбивается на несколько этапов, каждый из которых реализуется
отдельной микрокомандой. Выполнение микрокоманды занимает один такт
работы процессора. Например, микрокоманда загрузки операнда в регистр,
микрокоманда отсылки результата в регистр или память и т.д.
Группа блоков процессора, обеспечивающих одновременное выполнение
различных этапов различных машинной команды (микрокоманд) называется
конвейером. Архитектура компьютера, в которой используется конвейер в
схеме процессора называется конвейерной или скалярной.
04.09.2024
Тема 6.Классификация
архитектур
140

141.

Пусть такт процессора равен 2 нс. Тогда одна команда проходит конвейер за
10 нс. Получается, что скорость равна 100 000 000 команд в секунду. На
самом деле скорость равна 500 000 000 команд в секунду, потому что за 10 нс
конвейер покидают 5 команд.
Если время такта составляет T нс, а конвейер содержит n блоков, то время
ожидания (время выполнения одной команды) равно nT нс, а пропускная
способность процессора (количество команд в единицу времени─ 1/T команд в
секунду.
Архитектура процессора с двумя конвейерами
04.09.2024
Тема 6.Классификация
архитектур
141

142.

Суперскалярная архитектура
Архитектура, в которой используется один конвейер, содержащий большое
количество параллельно работающий функциональных блоков, называется
суперскалярной.
04.09.2024
Тема 6.Классификация
архитектур
142

143.

Другие приёмы организации параллелизма на уровне команд
Асинхронная работа различных устройств компьютера, каждое из которых
имеет своё собственное устройство управления.
Расслоение памяти ─ разбиение оперативной памяти на секции, блоки с
раздельным обращением к секциям. Обычно количество секций выбирается
равным небольшой степени двойки n=2m, m= 2,3,4. При обращении к байтам
памяти с последовательными адресами время выборки уменьшается в n раз.
Пример разбиения на блоки для m=2
Организация многовходовой памяти, которая допускает одновременное
обращение к памяти со стороны нескольких устройств.
04.09.2024
Тема 6.Классификация
архитектур
143

144.

Многомашинные и многопроцессорные архитектуры
Основной подход: организация параллелизма на уровне процессоров ─
совмещение во времени работы нескольких процессоров.
Вычислительной системой называется комплекс, который включает один или
несколько компьютеров, а также всю совокупность необходимого аппаратного
оборудования и программного обеспечения, обеспечивающего работу комплекса
Параллельное выполнение программы ─ это такое выполнение, когда две или
более части одной и той же программы одновременно выполняются двумя или
более центральными процессорами одной и той и той же машины или же
разных машин. В первом случае архитектура вычислительной системы
считается многопроцессорной или мультипроцессорной, а во втором ─
многомашинной или мультикомпьютерной.
04.09.2024
Тема 6.Классификация
архитектур
144

145.

Многомашинные системы с косвенной слабой связью
Вычислительная система, состоящая из нескольких находящихся в одном
помещении машин, которые имеют общую внешнюю память и общее
программное обеспечение называется системой с косвенной слабой
связью. Связь между машинами осуществляется через магнитные диски
(или магнитные ленты). Каждая машина работает под управлением
собственной операционной системы. В архитектурах с косвенной связью
обеспечивается высокая готовность и надежность системы.
04.09.2024
Тема 6.Классификация
архитектур
145

146.

Многомашинные системы с прямой слабой связью
Вычислительная система, в которой машины связаны через каналы
ввода/вывода называется системой с прямой слабой связью. Каждая машина
работает под управлением собственной операционной системы. Как правило, в
архитектурах с прямой слабой связью одна из машин специализируется на
обеспечении работы низкоскоростных внешних устройств, а вторая является
высокоскоростным центральным вычислителем.
04.09.2024
Тема 6.Классификация
архитектур
146

147.

Сильная связь. Многопроцессорные системы.
Связь между двумя или более процессорами вычислительной системы через
общую оперативную память и возможно общее периферийное оборудование
называется сильной. Процессоры с сильной связью работают под
управлением общей операционной системы. Архитектуры вычислительных
системы с сильной связью называются многопроцессорными или
мультипроцессорными
Сильная связь обеспечивает не только повышение готовности и надежности,
но и увеличение производительности.
04.09.2024
Тема 6.Классификация
архитектур
147

148.

Тема 5. Семейство Intel 80x86
Основные принципы архитектуры семейства процессоров i80x86
Принцип хранимой программы. Код программы и код данных находятся в
оперативной памяти, в одном и том же или же в разных адресных пространствах.
Принцип микропрограммирования. В состав процессора входит блок
микропрограммного управления (МПУ). Для каждой машинной команды
формируется набор выполняемых за один такт микрокоманд ─ действий,
сигналов, которые должны быть последовательно выполнены для физической
реализации машинной команды.
Принцип линейного адресного пространства.
Принцип обезличивания кодов. Для процессора не существует разницы между
кодами команд и кодами данных, а также между кодами данных различной
природы.
04.09.2024
Тема 6.Классификация
архитектур
148

149.

Программная модель 32-битного процессора Intel
04.09.2024
Тема 6.Классификация
архитектур
149

150.

Программные ресурсы компьютера на базе 32-битных процессоров
семейства Intel
Адресное пространство оперативной памяти ─ до 64 Гбайт.
Регистры общего назначения eax/ax/ah/al, eсx/сx/сh/сl, edx/dx/dh/dl
ebx/bx/bh/bl объёмом 32/16/8/8 бит соответственно.
и
Индексные и базовые регистры esp/sp, ebp/bp, esi/si, edi/di объёмом 32/16
бит соответственно.
Сегментные регистры cs, ss, ds, es, fs, gs объёмом 16 бит.
Регистр флагов eflags/flags объёмом 32/16 бит соответственно.
Счетчик адреса eip/ip объёмом 32/16 бит соответственно.
Восемь регистров сопроцессора (с плавающей точкой) st0 st7 объёмом 80
бит.*
Восемь целочисленных регистров ММХ
(совмещены с регистрами сопроцессора).**
mmx0 mmx7 объёмом 64 бита
Восемь регистров с плавающей точкой ММХ xmm0 xmm7 объёмом 128
бит.**
* ─ в моделях, начиная с 80486, ** ─ в моделях, начиная с Pentium MMX.
04.09.2024
Тема 6.Классификация
архитектур
150

151.

Защищенный режим
Принципиальное отличие между реальным и защищенным режимом в том,
что в реальном режиме все ресурсы компьютера предоставляются в
монопольное использование единственной выполняющейся программе, таким
образом, компьютер работает в однопрограммном режиме. В защищенном
(многозадачном или многопрограммном) режиме на стадии выполнения
одновременно находится несколько программ. Находящиеся в оперативной
памяти одновременно выполняющие программы нуждаются в защите от
взаимного влияния, от взаимного разрушения данных и программного кода.
Задачей называется выполняющаяся программа, которой выделены все
необходимые для её выполнения аппаратные и программные ресурсы.
Задача является основной единицей работы вычислительной системы.
Адресным пространством задачи называется совокупность адресов
оперативной памяти, по которым может обращаться выполняющаяся
программа.
04.09.2024
Тема 6.Классификация
архитектур
151

152.

Аппаратные механизмы управления оперативной памятью в защищенном режиме
обеспечивают:
компактность указания адреса в машинных командах программы;
гибкость механизма адресации, обеспечивающая эффективную работу со
сложными структурами данных;
защиту адресных пространств задач в многозадачном режиме;
поддержку виртуальной памяти с возможным объёмом до 4 Тбайт.
Виртуальной памятью (лат. virtualis ─воображаемый, возможный,
такой, какой мог бы быть, может или должен быть) называется
механизм, обеспечивающий программе больший объём оперативной
памяти, чем фактически имеющийся в составе компьютера.
Любые сегменты памяти в защищенном режиме имеют атрибуты:
Расположение сегмента в памяти ─ адрес начала сегмента.
Размер сегмента.
Уровень привилегий, который определяет права данного сегмента
относительно других сегментов.
Назначение сегмента, характеризуемое типом доступа.
Значения всех атрибутов сегмента памяти находятся в дескрипторе сегмента
(describe ─ описание), который представляет собой восьмибайтовую структуру.
04.09.2024
Тема 6.Классификация
архитектур
152

153.

Структура дескриптора сегмента
Тридцатидвухбитный базовый адрес (адрес начала сегмента) разбит на три
поля: биты 16-31 (два младших байта) ,32-39 (третий байт) и биты 56-63
(старший байт адреса). Может адресовать в пределах 4 Гбайт.
Двадцатибитное поле размера сегмента (поле предел) разбито на два
участка: биты 0-16 младшие разряды, биты 48-51 старшие разряды поля.
Определяют возможный объём сегмента в пределах от 1 байта до 1 Мбайт,
если размер сегмента измеряется в байтах (55-й бит G=0) или от 4 Кбайт до 4
Гбайт, если размер сегмента измеряется в 4 Кбайтных страницах (бит G=1).
Бит пользователя U (User) ─ 52 бит дескриптора: используется
программистом по своему усмотрению.
Бит 0 ─ 53 бит дескриптора не используется.
Бит разрядности операндов и адресов D (Dimension) 54 бит дескриптора: 0
─ шестнадцатиразрядный режим, 1─ тридцатидвухразрядный режим.
Бит гранулярности G (Granule) 55 бит дескриптора описан выше.
04.09.2024
Тема 6.Классификация
архитектур
153

154.

Поле прав доступа ( байт AR ─ Access Right), расположенное в битах 40-47
дескриптора содержит:
бит доступа A (Accessed) ─ аппаратно устанавливается в 1 при
обращении к сегменту;
три бита типа сегмента (40 ─ R/W, 41 ─ C/ED, 42 ─ I):
бит I (Intending): 0 ─ сегмент данных или стека, 1─ сегмент кода.
бит C/ED (Conforming/Expand Down) для сегмента кода: 0 ─
подчиненный сегмент, 1 ─ обычный сегмент; для сегмента данных или
стека : 0 ─ сегмент расширяется вниз (сегмент данных), 1 ─ сегмент
расширяется верх (сегмент стека).
бит R/W (Readable/Writeable) для сегментов кода 0 ─ чтение из
сегмента запрещено, 1 ─ чтение разрешено; для сегментов данных или
стека 0 ─ запись в сегмент запрещена, 1 ─ запись в сегмент разрешена;
04.09.2024
Тема 6.Классификация
архитектур
154

155.

Код
04.09.2024
Назначение
000
Сегмент данных, только для чтения
001
Сегмент данных, возможно чтение и запись
010
Не определено
011
Сегмент стека с разрешением чтения и записи
100
Подчиненный сегмент кода с разрешением выполнения
101
Подчиненный сегмент кода с разрешением выполнения и чтения
110
Сегмент кода с разрешением только выполнения
111
Сегмент кода с разрешением выполнения и чтения
Тема 6.Классификация
архитектур
155

156.

бит S (System/Segment): 0 ─ дескриптор описывает системный объект, 1 ─
дескриптор описывает сегмент памяти;
два бита уровня привилегий DPL (Descriptor Privilege Level) содержит код
числа от 0 до 3, определяющего уровень привилегий сегмента. Наивысший
приоритет имеют сегменты 0 уровня (код DPL=00);
бит присутствия P (Present) используется в виртуальном режиме: 0 ─ в
данный момент времени сегмент отсутствует в оперативной памяти; 1 ─
сегмент находится в оперативной памяти в данный момент времени.
04.09.2024
Тема 6.Классификация
архитектур
156

157.

При работе в защищенном режиме в оперативной памяти выделяются
глобальные сегменты памяти, к которым имеют доступ все выполняющиеся
программы. Кроме того, каждой из выполняющихся программ выделяются
собственные локальные сегменты памяти, к которым имеет доступ только
программа-владелец этих сегментов, и к которым никакие другие программы
доступа не имеют.
Дескрипторы сегментов памяти в зависимости от их назначения группируются
в различные таблицы дескрипторов, которые могут находится в
произвольных участках оперативной памяти. Их адреса операционная
система помещает в специальные регистры системных адресов
(управления памятью) процессора.
Регистры системных адресов
Дескрипторы глобальных сегментов находятся в GDT ( Global Descriptor Table).
Адрес таблицы глобальных дескрипторов находится в регистре GDTR (Global
Descriptor Table Register).
Дескрипторы локальных сегментов находятся в LDT (Local Descriptor Table).
Селектор сегмента памяти, который содержит таблицу LDT находится в
регистре LDTR (Local Descriptor Table Register).
04.09.2024
Тема 6.Классификация
архитектур
157

158.

04.09.2024
Тема 6.Классификация
архитектур
158

159.

Схема формирования линейного адреса
04.09.2024
Тема 6.Классификация
архитектур
159

160.

Организация виртуальной памяти
Максимально возможный объём оперативной памяти, который иногда называют
линейным адресным пространством, состоящий из 232-1 (или 236-1) байтов
памяти подразделяется на 1М (или 16М) блоков, участков памяти размером 4
Кбайт каждый. Такие блоки принято называть логическими страницами.
Физическая память компьютера также делится на страницы (их иногда называют
страничными кадрами). Например, при фактическом объёме оперативной
памяти 512 Мбайт, она содержит 131 072 страниц, что составляет 1/7 (или 1/127)
возможной.
04.09.2024
Тема 6.Классификация
архитектур
160

161.

Чтобы предоставить программисту в распоряжение весь возможный (то есть
допустимый принятой схемой адресации) объем оперативной памяти, его
частично отображают на фактически имеющийся объем физической памяти,
а оставшуюся часть отображают на жесткий диск.
Программы и данные считаются находящимися в линейном адресном
пространстве, то есть в виртуальной памяти, на логических страницах. При
обращении к памяти вначале определяется находится ли требуемая страница
в оперативной памяти (бит P дескриптора). Если да, то идет прямой обмен к
ней. Если нет, то нужная логическая страница автоматически переносится
(подкачивается) операционной системой с жесткого диска на один из
неиспользуемых, или редко используемых страничных кадров оперативной
памяти. А данные из кадра, в который была записана логическая страница
переносятся на жесткий диск.
Фиксированный размер всех страниц позволяет при необходимости любую
логическую страницу, фактически находящуюся на жестком диске переписать
в любой страничный кадр оперативной памяти.
Описанный процесс замещения логических страниц называется подкачкой
или свопингом (swap ─ замена). Для осуществления свопинга на жестком
диске автоматически формируется файл с названием swap.
04.09.2024
Тема 6.Классификация
архитектур
161

162.

Общая схема формирования физического адреса
Некоторые особенности архитектуры моделей Pentium
Процессоры Pentium относятся к суперскалярной архитектуре.
Раздельное кэширование команд и данных.
Предсказание правильного адреса перехода.
Изменение последовательности выполнения команд.
Спекулятивная загрузка и выполнение.
04.09.2024
Тема 6.Классификация
архитектур
162

163.

Модель
Год
Тактовая
частота
Количество
эл-тов
Адресное
пр-во
Характеристика
i4004
1971
0,2 МГц
2300
640 байт
4-х разрядное устройство. Параллельное
выполнение действий над разрядами 4-х
битного числа.
I8008
1972
0,8 МГц
3500
16 Кбайт
8-ми разрядное устройство. На основе
микропроцессора i8008 был создан
персональный компьютер Альтаир, для
которого Бил Гейтс написал
интерпретатор для языка Бейсик.
I8080
1974
2 МГц
6000
64 Кбайт
Первый многоцелевой процессор.
I8086
1978
4,77 МГц.
29000
1 Мбайт
16-битный процессор. 16-битная шина
данных. 20-ти разрядная адресная шина.
Сегментация ОП. Шина ISA 8.
I8088
1979
5-8 МГц
29000
1 Мбайт
16-ти битный процессор, 8-ми битная
шина данных. Первый персональный
компьютер модели IBM PC. Гибкий диск
360 Кбайт.
I8087
1979
─
─
─
Сопроцессор для выполнения операций с
плавающейi точкой. Возможность
подключение к IBM PC.
04.09.2024
Тема 6.Классификация
архитектур
163

164.

Модель
Год
Тактовая
частота
Количество
эл-тов
Адресное
пр-во
i8086/
8087
1980
8-10 МГц
29 000
1 Мбайт
Персональный компьютер IBM PC/XT.
Жесткий диск 10 Мбайт.
i80286 1982
8-12 МГц
134 000
16 Мбайт
Второе поколение 16-ти битных
процессоров. 24-х разрядная адресная
шина. Шина ISA16. Защищенный режим.
Выпуск в 1984 году IBM PC/AT. Два
дисковода гибких дисков 1,2 Мбайт и
1,44 Мбайт. Жесткий диск до 20 Мбайт.
I80386 1985
16-33 МГц
275 000
4 Гбайт
Первое поколение 32-х битных
процессоров. 32-х разрядная адресная
шина Отдельная поставка сопроцессор
i80387.
I80486 1989
`
25-100 МГц
1 200 000
4 Гбайт
Совмещение в одном корпусе ЦП и
сопроцессора. Пятиступенчатый
конвейер команд. Кэш первого уровня
L1 объёмом 8 Кбайт. Кэш второго уровня
L2 объёмом до 512 Кбайт. Возможность
создания многопроцессорных систем.
04.09.2024
Характеристика
Тема 6.Классификация
архитектур
164

165.

Модель
Год
Тактовая
частота
Количество
эл-тов
Адресное
пр-во
Характеристика
Pentium
(P5)
1993
60-133
МГц
3 100 000
4 Гбайт
Два конвейера. Внутренний кэш из
двух блоков по 8 Кбайт каждый ─
кэш команд и кэш данных. Внешняя
шина данных 64 бита. Внутренняя
шина данных 128 и 256 байт.
Pentium
Pro (P6)
1995
150-200
МГц
5 500 000
64 Гбайт
Три конвейера. 36-х разрядная
адресная шина
Pentium
MMX (P6)
1996
150-200
МГц
5 500 000
64 Гбайт
Включение в систему команд
операций с мультимедийными
данными.
Pentium
II (P6)
1997
233-400
МГц
7 500 000
64 Гбайт
Объединение возможностей
Pentium Pro и Pentium MMX.
Pentium
III (P6)
1999
400-800
МГц
20 000 000
64 Гбайт
Дополнение команд группы ММХ
возможностями работы с данными
с плавающей точкой.
Pentium
IV (P6)
2000
До 4 ГГц
42 000 000
64 Гбайт
0.18 мн., 217 мм2 Суперскалярная
архитектура.20-ти стадийный
конвейер. Предсказание
переходов.
Тема 6.Классификация
архитектур
165
04.09.2024

166.

Тема 6. Классификация архитектур
Основные классификационные группы и признаки:
поколение;
область применения (функциональная классификация);
тип управления (поток команд, поток данных);
тип (характер) системы команд;
различные признаки для параллельных архитектур, в том числе:
одиночность /множественность потоков данных и потоков команд;
степень связности аппаратных средств и т.д.
Для сравнения производительности различных вычислительных систем
используются специальные наборы тестовых программ, в том числе:
Ливерморские циклы (LFK) ─ набор типичных программ на языке Фортран.
LINPAC (и его разновидности, например, HPL) ─ пакет программ для решения
систем линейных алгебраических уравнения .
SPECint92, SPECint95, SPECfp92, SPECfp95, SPEChpc96, SPEC OMPM2001
и т.д. ─ пакеты, созданные некоммерческой специализированной корпорацией
SPEC (Standard Performance Evaluation Corporation ─ корпорация стандартов
оценки производительности).
Производительность архитектуры обычно определяется
скоростью выполнения той или иной тестовой программы.
04.09.2024
Тема 6.Классификация
архитектур
временем или
166

167.

Классификация по области применения (функциональная классификация)
Массивно-параллельные системы. Состоят из однородных вычислительных
систем, связанных специализированными высокоскоростными линиями связи.
Используются для распределенного хранения и обработки информации.
Хранение и не синхронизированная во времени обработка связной информации,
осуществляемая на пространственно разделенных вычислительных системах,
называется распределенной.
Кластерные архитектуры. Более дешёвый вариант массивно-параллельных
систем. Фактически представляет собой компьютерную сеть, компоненты
которой представляют собой
стандартные персональные компьютеры,
соединенные стандартными линиями связи, но осуществляющие решение
одной и той же задачи.
Суперкомпьютеры. Мощная вычислительная система (одиночная), обычно
многомашинная и/или многопроцессорная, способная решать задачи
предельных классов.
Универсальные
компьютеры
(мэйнфреймы)
большие
обычно
однопроцессорные или с небольшим количеством центральных процессоров
вычислительные системы. Используются как массовые хранилища
информации, а также для решения сложных задач различных классов
04.09.2024
Тема 6.Классификация
архитектур
167

168.

Миникомпьютеры. Использовались как центральное звено в системах
управления оборудования цеха, отдела в больших организациях и
предприятиях, а также для обеспечения работы средних по размерам
организаций. Более дешевый вариант мэйнфреймов. Устарели, вытеснены
мощными персональными компьютерами.
Персональные компьютеры (микрокомпьютеры).
Рабочие станции. Термин используется в одном из нескольких смыслов:
высокопроизводительные компьютеры для рабочих мест специалистов
(например, графическая рабочая станция);
серверы в вычислительной модели клиент-сервер;
бездисковые рабочие станции ─ разновидность клиентских машин в
вычислительной модели клиент-сервер.
Терминалы. Оконечные устройства, обычно не имеющие собственного
процессора и памяти. Используются как устройства удаленного ввода и
вывода для полноценного компьютера. Терминалами иногда называют
клиентские машины в модели клиент-сервер.
Переносимые (мобильные) компьютеры: ноутбуки, лэптопы, палмтопы
(карманные компьютеры).
Встроенные компьютеры и микропроцессоры.
04.09.2024
Тема 6.Классификация
архитектур
168

169.

Международная классификация персональных компьютеров
домашний пользовательский, потребительский, массовый компьютер
(Consumer PC), предназначенный для работы, в основном, в домашних
условиях и не имеющие повышенных или пониженных требований к
аппаратным и программным средствам;
офисный, деловой компьютер (Office PC) предназначен для выполнения
канцелярской работы в составе компьютерных сетей предприятия,
организации и т. д. Имеет минимальные требования к графике, работа со
звуком вообще не предусматривается;
мобильный, переносной, портативный компьютер (Mobile PC) предназначен
для специалистов, которые используют компьютерные технологии в поездках,
во время деловых встреч и т. д., когда использование стационарных машин
затруднено или вообще невозможно. Обязательно наличие
средств
удаленного доступа;
персональная рабочая станция (Workstation PC) используется в качестве
сервера в компьютерных сетях, а также как рабочий инструмент
разработчиками программных средств, конструкторами, в издательствах, то
есть там, где предъявляются повышенные требования к ресурсам компьютера.
Повышенные требования к вычислительной мощности и хранению данных;
игровой или развлекательный компьютер (Entertainment PC) используется
для игр, а также для высококачественной работы со звуком и видеозаписями.
04.09.2024
Тема 6.Классификация
архитектур
169

170.

Классификация по типу управления
Поток команд ─ все традиционные архитектуры
Поток данных
Классификация по типу (характеру) системы команд
Аккумулятор
Аккумулятор и регистры
Регистры общего назначения
Стековая архитектура
CISC (полный набор команд)
RISC (сокращенный набор команд)
VLIW (длинное рабочее слово)
EPIC (вычисления с явным параллелизмом)
04.09.2024
Тема 6.Классификация
архитектур
170

171.

Аккумуляторная архитектура
Архитектура аккумулятор (accumulator architecture) близка к устройству
микрокалькуляторов. Процессор имеет находящийся в АЛУ единственный
регистр, который и называется аккумулятором. Команда имеет одноадресную
структуру. В команде задаётся операнд, находящийся в поле памяти. Он
участвует в операции с содержимым аккумулятора. Результат остается в
аккумуляторе. Система имеет две команды для загрузки данного в
аккумулятор из оперативной памяти и для обратной записи данного из
аккумулятора в поле памяти.
Пример последовательности машинных команд:
load 100 ; загрузка в аккумулятор из ОП
add 102 ;сложение
store 105 ;запись результата в ОП
Аккумулятор и регистры
Дальнейшее развитие архитектуры системы команд привело к включению в
состав процессора группы регистров, которые могли использоваться
различным образом: для организации стека или как регистры общего
назначения, индексные, базовые и т.д.
04.09.2024
Тема 6.Классификация
архитектур
171

172.

Стековая архитектура
Команды стековой архитектуры (stack architecture) в основном
относятся к безадресным, то есть они не имеют операндов. Для
хранения операндов используется входящий в состав процессора стек.
Оба операнда выбираются из вершины стека, над ними выполняется
задаваемой командой действие, результат остается в качестве новой
вершины стека. В систему команд входят две одноадресные команды
записи в вершину стека из поля оперативной памяти и выборка из
вершины стека и запись в поле оперативной памяти
Пример последовательности машинных команд:
push 100 ; запись первого операнда в вершину стека из ОП
push 102 ;запись второго операнда в вершину стека из ОП
add
;сложение
pop 105
;выборка результата из вершины и запись в ОП
04.09.2024
Тема 6.Классификация
архитектур
172

173.

Архитектура регистров общего назначения
Процессор располагает набором высокоскоростных регистров (регистровая
память, регистровый файл). Операнды могут выбираться из любого
регистра и записываться в любой регистр процессора. Функциональное,
целевое использование регистров может быть разным. Различают две
большие группы архитектур: c полным (CISC) и усечённым (RISK)
набором команд. Необходимо понимать, что обе концепции являются
идеализированными, модельными представлениями. Фактически любой
реальный процессор занимает промежуточное положение с преобладанием
команд той или иной модели.
04.09.2024
Тема 6.Классификация
архитектур
173

174.

Архитектура CISC
Архитектура CISC (Compete Instruction Set Computer или Code в другом
варианте расшифровки аббревиатуры, то есть сокращения) ─ архитектура с
полным набором команд. Предполагает наличие отдельной команды для
каждого возможного действия по обработке данных. К этой архитектуре
относятся системы команд семейств IBM 360/370, VAX, Intel 80x86. Для
архитектуры характерно:
относительно небольшое количество регистров общего назначения
(16 регистров в классических CISC машинах);
большое количество различных машинных команд, выполняющихся
за несколько тактов;
различные форматы команд с разной длинной;
преобладание двухадресной адресации;
развитый механизм адресации операндов, включающий различные
методы адресации.
04.09.2024
Тема 6.Классификация
архитектур
174

175.

Архитектура RISC
Архитектура RISC (Reduced Instruction Set Computer или Code) ─ архитектура
с сокращённым набором команд. Предполагает включение в систему команд
только часто встречающихся простых действий и реализацию более сложных
операций над данными с помощью последовательностей простых команд. К
этой архитектуре относятся следующие машины и семейства: IBM 801, MIPS,
Power PC (Apple, Macintosh), SPARC и др. Для архитектуры характерно:
большое количество регистров в составе процессора;
одинаковый формат для преобладающего количества команд;
одна и та же разрядность для всех команд;
выполнение командами простых действий, как правило, за один такт;
использование для обрабатывающих команд (сложения, умножения и
т.д.) только регистровой адресации;
использование только простых способов адресации (регистровая,
прямая, непосредственная);
к ОП должны обращаться только команды загрузки и сохранения.
RISC архитектуры требуют более совершенных компиляторов, по сравнению с
CISC архитектурами, которые предусматривают большое количество машинных
команд, аналогичных операторам в высокоуровневых языках программирования.
04.09.2024
Тема 6.Классификация
архитектур
175

176.

Архитектура VLIW
Архитектура VLIW (Very Large Instruction Wоrd) относится к архитектурам с
усеченным набором команд (RISC). Основным отличием данной архитектуры
является использование объединения нескольких простых команд, которые
могут выполняться одновременно, в связку. Таким образом формируется
одно «очень длинное командное слово». Например, в системе команд
отечественного суперкомпьютера Эльбрус 3 командное слово занимает 256
бит в упакованном виде и 500 бит в распакованном представлении. Одно
командное слово задает до 7 арифметических или логических операций.
Архитектура процессора суперскалярная, с наличием большого количества
функциональных блоков АЛУ.
Архитектура EPIC
Архитектура EPIC (Explicitly Parallel Instruction Computing ─ обработка
команд с явным параллелизмом) является развитием архитектуры VLIW.
Разработана совместно компаниями Intel и HP (Hewlett-Packard). Лишена
некоторых недостатков традиционных VLIW архитектур, например,
требовавших применения группы пустых команд для заполнения пустых
машинных тактов возникающих при реализации параллельного исполнения
команд. Характерные особенности:
хорошая масштабируемость функциональных блоков процессора;
явный параллелизм в машинном коде;
предикатное выполнение команд.
04.09.2024
Тема 6.Классификация
архитектур
176

177.

Обзор особенностей архитектуры семейства SPARC.
Пример системы на базе RISC архитектуры.
В 1981 году Э. Бехтольсхайм создал первую рабочую станцию SUN (Stanford
University Network) для работы в университетской сети под управлением
операционной системы UNIX. А в 1982 году он стал одним из основателей
компании Sun Microsystems ─ одного из лидеров современной информационной
сферы.
В 1987 году компания разработала тридцатидвухбитный микропроцессор
SPARC (Scalable Processor ARChitecture ─ масштабируемая или
наращиваемая архитектура процессора) относящийся к RISC архитектурам.
Всего 55 команд трех различных форматов.
В 1995 году была разработана шестидесятичетырехбитная архитектура команд
SPARC version 9, на базе которой была создана рабочая станция Sun Ultra
SPARC I, предназначенная для работы
с мультимедийной информацией
(высококачественная графика, звук, видео). Ultra SPARC может использоваться в
качестве web сервера, в многопроцессорных системах.
В семейство входят: Sun UltraSPARC I, 1995 г.; Sun UltraSPARC II, 1997г.;
Sun UltraSPARC III, 2000 г.; Sun UltraSPARC IV, 2002; Fujitsu SPARC64 V,
2003 г. Fujitsu SPARC64 VI , 2004 г.
04.09.2024
Тема 6.Классификация
архитектур
177

178.

Например, девятистадийный суперскалярный микропроцессор Sun
UltraSPARC III выполнен по 0.18 микронной технологии и состоит из 29 000
000 вентилей. Тактовая частота от 600 до 900 МГц. Кеш 2 уровня 8 MB.
Оперативная память объемом до 2 Tбайт.
Некоторые характеристики системы SPARC
Три формата команд.
Трехадресные обрабатывающие команды.
Простые способы адресации (регистровая, непосредственная и т.д.).
Автоматическое использование стека для хранения параметров процедур.
Большой регистровый файл:
тридцать два 64-х битных регистра целых чисел %r0 %r31;
регистр %r0 всегда содержит константу нуль;
регистр указатель на вершину стека %sp (совпадает с %r14);
тридцать два 80-ти битных регистра с плавающей точкой %f0 %f31;
двадцать регистров специального назначения (например, регистр %PC
содержит адрес текущей команды, %NPC ─ адрес следующей команды).
04.09.2024
Тема 6.Классификация
архитектур
178

179.

Фрагмент системы команд Ultra SPARC
ldsb addr,dst ! загрузка в регистр dst байта со знаком из адреса addr ОП
ldub addr,dst ! загрузка в регистр dst байта без знака из адреса addr ОП
ldsh addr,dst ! загрузка в регистр dst 2 байт со знаком из адреса addr ОП
lduh addr,dst ! загрузка в регистр dst 2 байт без знака из адреса addr ОП
ldsw addr,dst ! загрузка в регистр dst слова без знака из адреса addr ОП
ldd addr,dst
! загрузка в регистр dst двойного слова из адреса addr ОП
stb src, addr ! запись байта из регистра src в ОП по адресу addr
sth src, addr ! запись 2 байт из регистра src в ОП по адресу addr
add r1,r2,dst ! сложение содержимого из регистров r1 и r2, запись в регистр dst
addсс r1,r2,dst ! сложение с установкой кода условия (флага)
call addr
! вызов подпрограммы
return addr
! возврат из подпрограммы
Примеры.
add %r4,%r8,%r5
! %r5:=%r4+%r8
add %r4,7,%r4
! %r4:=%r4+7
ldb
[%r6+68],%r9
! Загрузить в регистр %r9 значение из адреса [%r6+68]
stb
%r10, [%r6-5]
! Записать по адресу [%r-6] значение из регистра %r10
04.09.2024
Тема 6.Классификация
архитектур
179

180.

Особенности архитектуры IA64(Intel Architecture)
Основные проблемы развития IA32:
IA32 относится к группе CISC архитектур, которая на современном этапе
развития аппаратных средств уступает RISC архитектурам по эффективности.
Большое количество различных форматов команд, различная длина команд
разных форматов создают трудности в декодировании, особенно «на лету».
Разбиение
команд
архитектуры
CISC
на
микрокоманды
требует
дополнительных аппаратных средств и дополнительных временных затрат,
усложняет разработку эффективных трансляторов.
Система команд IA32 содержит, в основном, двухадресные команды,
определяющие до двух обращений в оперативную память каждая. В настоящее
время более эффективными признаны системы команд с трехадресной
регистровой адресацией, вообще не требующие обращения в оперативную
память.
Архитектура IA32 подразумевает наличие в процессоре относительно
небольшого количества регистров различной структуры. Это вынуждает делать
дополнительные обращения к оперативной памяти, влекущие дополнительные
временные затраты.
04.09.2024
Тема 6.Классификация
архитектур
180

181.

Из-за недостатка регистров в центральном процессоре существенно
усложняется подготовка к прохождению взаимозависимых команд через
конвейер в скалярной и суперскалярной архитектурах.
Для обеспечения высокой скорости работы нужен конвейер с большим
количеством стадий, параллельно работающих блоков (более 10). Это
существенно усложняет предсказание переходов. Даже низкий процент
неверных предсказаний существенно снижает общую производительность
системы.
Архитектура
IA32
ограничивает
размер
программы
адресным
пространством в 64 Гбайт. Программы большего размера используют
аппарат виртуальной памяти, что снижает производительность.
Появление архитектуры IA64
Компаниями Intel и HP (Hewlett-Packard) в 1990-1993 годах на основании
разработок HP Labs под названием PA Wide Word (Parallel Architecture Wide
Word) началось проектирование принципиально нового
64-х битного
микропроцессора. Немного позже эту архитектуру стали называть SP-PA (SuperParallel Processor Architecture), а затем ещё и EPIC (Explicitly Parallel Instruction
Computing). В 2001 году разработчиками компании Intel был выпущен первый
микропроцессор с указанной архитектурой Merced, а в 2002 в компании HP
создан процессор второго поколения с названием McKinley. Впоследствии этим
реализациям дали официальное название Itanium.
04.09.2024
Тема 6.Классификация
архитектур
181

182.

Основные особенности IA64
Процессор имеет 128 регистров общего назначения длиной 64 бита каждый,
128 регистров с плавающей точкой длиной 82 бита, 64 предикатных
однобитных регистра, 128 специализированных 64-битных регистра и т.д.
Система команд состоит из 40-битных трехадресных команд фиксированного
формата и размера: код операции, два 6-битных поля для указания входных
регистров, одно 6-битное поле для указания выходного регистра.
Обращение к полям оперативной памяти осуществляется с помощью
отдельных специальных команд.
Предусмотрено большое количество однотипных функциональных блоков
для организации параллельного выполнения команд.
Команды поступают в процессор в виде пучка из трех команд длиной 128 бит.
Команды, входящие в пучок могут выполняться параллельно различными
функциональными блоками процессора.
Связка из четырех пучков
04.09.2024
Тема 6.Классификация
архитектур
182

183.

Изменение последовательности выполнения команд
В стандартных архитектурах все команды выполняются в том порядке, в котором
они вызываются из памяти, то есть, в порядке, определяемом программой.
Кроме того, требуется, чтобы выполнение команд завершалось также в порядке,
соответствующем программному.
Последовательное выполнение команд программы при реализации конвейерной
обработки вызывает простои конвейера из-за взаимозависимости команд.
Различают три типа взаимозависимости:
RAW ─ Read After Write ─ до завершения записи операнда нельзя начинать
его чтение;
WAW ─ Write After Write ─ до завершения записи операнда нельзя начинать
следующую запись;
WAR ─ Write After Read ─ до завершения считывания операнда нельзя
начинать запись его нового значения.
Для повышения производительности конвейера предлагается во
время
выполнения команды пропускать (задерживать выполнение) всех зависимых от
неё и начинать выполнение любых независимых команд. При этом необходимо,
чтобы конечный результат не зависел от способа переупорядочения команд и
совпадал с результатом естественного порядка их выполнения, полученным с
приостановкой конвейера.
04.09.2024
Тема 6.Классификация
архитектур
183

184.

Номер
такта
Номер
команды
Команда
Поступление
на конвейер
Количество
тактов
Завер
шение
Занятые
регистры
1
1
R3:=R0*R1
1
6
R3, R0,R1
2
2
R4:=R0+R2
2
4
R4, R0,R2
3
3
R5:=R0+R1
3
4
R5, R0,R1
4
4
R6:=R1+R4
-
-
R6, R1,R4*
4
4
1
5
6
7
8
5
R7:=R0*R8
5
6
2
R7, R0,R8
9
6
R9:=R0*R0
6
6
3
R9, R0
10
7
R1:=R7-R2
-
-
04.09.2024
Тема 6.Классификация
архитектур
R1, R7*,R2
184

185.

Номер
такта
Номер
команды
Команда
Поступление
на конвейер
Количество
тактов
1
1
R3:=R0*R1
1
6
R3, R0,R1
2
2
R4:=R0+R2
2
4
R4, R0,R2
3
3
R5:=R0+R1
3
4
R5, R0,R1
4
4
R6:=R1+R4
-
-
R6, R1,R4*
5
5
R7:=R0*R8
5
6
R7, R0,R8
6
6
R9:=R0*R0
R1:=R0*R0
S1:=R0*R0
6-
6
2
R1*,
R9,
S1, R0
R0
4
4
1
R6, R1,R4
-
4
7
8
7
R1:=R7-R2
Завер
шение
Занятые
регистры
R1, R7*,R2
Пусть команда 6 должна записывать в R1: R1:=R0*R0. Но читающая из R1
команда 4, отложена до освобождения R4 в 6 такте. Следовательно запись в
это регистр приведен к искажению результата. В этой ситуации имеется WAR
зависимость поступившей вне очереди команды от задержанной команды. Для
разрешения конфликта используется метод подмены регистра, состоящий в
использовании одного из скрытых регистров.
04.09.2024
Тема 6.Классификация
архитектур
185

186.

Спекулятивное выполнение
evensum:=0;oddsum:=0; i;=0;{подготовка к циклу}
while i<n do
begin
k:=sqr(i)*i;
if odd(i) then {i – нечётно}
oddsum:=oddsum+k;
else {i – чётно}
evensum:=evensum+k;
inc(i)
end;
Потенциально медленную операцию в процессе переупорядочивания лучше
переместить так, чтобы её выполнение началось как можно раньше. Если,
например,
oddsum и evensum находятся в ОП, то имеет смысл
переупорядочить команды в цикле, так чтобы эти команды попали на
конвейер даже раньше команды k:=sqr(i)*i. Но неизвестно, какая из них
конкретно понадобится в данном выполнении цикла. Предлагается, несмотря
на это, выполнить обе команды загрузки из памяти в начале цикла. Такое
выполнение называется спекулятивным.
Спекулятивное выполнение означает выполнение команды заранее до
того, как станет известно, нужно ли её вообще выполнять. Обычно это
команды, расположенные за командой условного перехода.
04.09.2024
Тема 6.Классификация
архитектур
186

187.

Предикация в архитектуре IA64
Команды сравнения и работа с предикатами - это одна из принципиально
новых особенностей IA64 по сравнению с RISC и CISС архитектурами.
Несколько типичных примеров команд этой группы: команда cmp сравнивает
два регистра общего назначения (или регистр и непосредственный операнд)
на одно из 10 возможных условий (больше, меньше или равно и т.п.). Команда
tbit проверяет заданный бит регистра. Команда fcmp сравнивает два числа с
плавающей запятой и т.д. Однако результатом сравнения является не
единственный код результата, что типично для обычных процессоров.
Логический результат сравнения (1 - истина, 0 - ложь) записывается в пару
предикатных регистров (во второй пишется отрицание первого).
Значения предикатных регистров используются затем не только в командах
условного перехода, как в обычных микропроцессорах. Почти все команды
IA64 выполнимы "под предикатом", т.е. могут выполняться или нет в
зависимости от значения указанного в команде предикатного регистра. Это
позволяет во многих случаях избежать применения условных переходов,
которые
отрицательно
сказываются
на
производительности
микропроцессоров. Вместо этого процессор c архитектурой IA64, имеющий
большое число ресурсов, в частности, регистров и функциональных блоков,
может исполнить обе ветви программы одновременно.
04.09.2024
Тема 6.Классификация
архитектур
187

188.

Рассмотрим фрагмент программы: if i=j then k:=k+1 else т:=m+1;
В ассемлерском варианте:
cmp.eq r4,r5, p3
<p3> add r6,r0,1
<p4> add r7,r0,1
Предположим, что значения i, j, k, m уже находятся в регистрах r4, r5, r6, r7
соответственно (так обозначаются регистры в ассемблере IA64). Команда
cmp.eq сравнивает в операции равенства значения i и j и устанавливает
соответствующие значения 0 и 1 в пару взаимных предикатных регистров p3 и
p4. Последующие команды add используются с этими квалифицирующими
предикатами p3, p4. Если значения i и j совпадают, то значения предикатных
регистров (p3) = 1, а (р4) = 0. Это означает, что первая команда add
выполняется, а вторая ─ нет. Преимуществом такого подхода состоит в
линейности выполняемого участка программы вместо ветвления. Обе команды
add могут выполняться параллельно. Каждая команда в действительности
выполняется, и в самом конце конвейера происходит проверка, истинно ли
предикатное условие команды и в зависимости от этого идет запись в выходной
регистр или нет.
04.09.2024
Тема 6.Классификация
архитектур
188

189.

Параллельные архитектуры
Процессорным элементом (ПЭ) или процессорным модулем (ПМ)
называется любой процессор в составе многопроцессорной или
многомашинной вычислительной системы.
Параллельное выполнение программы ─ это такое выполнение, когда две
или более части одной и той же программы одновременно выполняются
двумя или более процессорными элементами вычислительной системы.
Потоком команд называется последовательность команд программы,
выполняемых вычислительной системой.
Потоком данных называется последовательность данных, вызываемых
на обработку в процессорные элементы, включающая исходные данные,
промежуточные данные и результаты.
Множественность потоков команд это несколько одновременно
выполняемых вычислительной системой потоков команд (операций).
Множественность потоков данных это несколько потоков данных
(операндов), находящихся в вычислительной системе на одной и той же
стадии обработки.
04.09.2024
Тема 6.Классификация
архитектур
189

190.

Компьютеры параллельной архитектуры характеризуются :
Количеством, типом и мощностью процессорных элементов.
Объемом, типом модулей памяти (МП).
Способом взаимодействия между процессорными элементами, а
также между процессорными элементами и модулями памяти
Основным влияющим на производительность системы элементом структуры
вычислительной системы является способ соединения различных частей системы.
Существует две категории схем соединения: статические и динамические
схемы.
В статических схемах соединение элементов фиксировано и не изменяется с
течением времени.
В динамических схемах все компоненты подключаются к переключательному
устройству ─ коммутатору, которое может соединять любые компоненты друг
с другом.
В настоящее время существует большое количество различных классификаций
параллельных вычислительных систем: классификация Флинна, Хокни, Фенга,
Хендлера, Шнайдера, Скилликорна, Джонсона и др.
04.09.2024
Тема 6.Классификация
архитектур
190

191.

Классификация параллельных архитектур М. Флинна.
Классификация основана на следующих признаках:
1. Одиночный (ОК) или множественный (МК) поток команд в центральной
части вычислительной системы.
2. Одиночный (ОД) или множественный (МД) поток данных в центральной
части вычислительной системы.
3. Пословный (С) или поразрядный (Р) способ обработки в центральной
части вычислительной системы.
4. Низкая (Нс) т.е. слабая или высокая (Вс) т. е. сильная связность
компонентов вычислительной системы.
5. Степень однородности основных компонентов вычислительной системы ─
однородные (Ор) или неоднородные (Нр) компоненты.
6. Тип внутренних связей в вычислительной системе: внешняя память (Пм),
канал-канал (Кн), процессор-процессор (Пр), общая шина (Ош),
множество шин (Мн), перекрестные связи через коммутатор (Пк).
В одной и той же вычислительной системе могут быть реализованы различные
типы внутренних связей.
04.09.2024
Тема 6.Классификация
архитектур
191

192.

Схема классификации параллельных архитектур
04.09.2024
Тема 6.Классификация
архитектур
192

193.

В классификации М. Флинна для определения классификационной группы
вычислительной системы используется краткая формула, содержащая только
одно обозначение
из каждого уровня классификации. Обозначения
размещаются в порядке от верхнего уровня к нижнему. После первых трех
уровней записывается косая черта.
Пример: МКМДС/ВсОрПк
Вычислительная система с множественным потоком команд и множественным
потоком данных в центральной части, с пословной обработкой с высокой
степенью связности (сильной связью), однородной структурой и перекрестными
связями между процессорными элементами и модулями памяти через
коммутатор.
Некоторые параллельные вычислительные системы обладают признаками
более чем из одного класса. Такого рода системы принято считать системами
с комбинированной структурой. Некоторые вычислительные системы в
процессе функционирования могут изменять режим работы, переходя при
этом из одного класса в другой. Такие системы называются системами с
перенастраиваемой структурой.
04.09.2024
Тема 6.Классификация
архитектур
193

194.

Архитектура ОКОД или SISD (Single Instruction Single Data stream)
Фактически
это
фон
Неймановская
архитектура
однопроцессорных
вычислительных систем последовательного действия. Имеется только один
поток команд. Все команды выполняются последовательно друг за другом и
каждая команда инициирует одну скалярную операцию. Примеры: PDP-11, VAX
11/70, CDC 6600, БЭСМ. Практически с сороковых по семидесятые годы XX
века этот класс был единственным.
04.09.2024
Тема 6.Классификация
архитектур
194

195.

Архитектура ОКМД или SIMD (Single Instruction Multiply Data stream)
Один поток команд, который может включать операции над векторными
данными. Это позволяет одновременно выполнять одно и то же действие над
многими данными. Например, одновременное сложение элементов двух
векторов. Каждый процессорный элемент получает от единого устройства
управления в каждый фиксированный момент времени одну и ту же команду
и выполняет её над своими (локальными) данными. Примеры: ILLIAC IV, Cray
1, Cyber 205.
04.09.2024
Тема 6.Классификация
архитектур
195

196.

Архитектура МКОД или MISD (Multiply Instruction Single Data stream)
Подразумевается наличие нескольких процессорных элементов, которые
обрабатывают один и тот же поток данных. Некоторые специалисты относят в этот
класс конвейерные системы. По мнению других специалистов этот класс пустой, а
конвейерные архитектуры относятся к классу ОКОД.
04.09.2024
Тема 6.Классификация
архитектур
196

197.

Архитектура МКМД или MIMD (Multiply Instruction Multiply Data stream)
Имеется группа процессорных элементов, каждый из которых работает под
управлением отдельного устройства управления и обрабатывает локальные
данные. Примеры: Cray T3D, Intel Paragon, Эльбрус и другие системы.
04.09.2024
Тема 6.Классификация
архитектур
197

198.

Дальнейшее уточнение классификации архитектур
Системы ОКОДС и ОКОДР это обычные фон Неймановские системы с
пословной или поразрядной обработкой данных.
Системы ОКМДС:
одиночный поток команд, множественный поток данных, пословная обработка
ансамбли процессоров ─ относятся к классу ОКМДС/Нс;
векторные и матричные системы ─ относятся к классу ОКМДС/Вс.
Ансамбли процессоров это многомашинные системы, которые выполняют
одну и ту же программу.
В вычислительной системе имеется векторный процессор, то есть
процессор, содержащий большое количество арифметико-логических
устройств. Они получают одну и ту же команду, которая выполняется над
одним или несколькими векторами данных. Типичный представитель
векторных систем: Cray-1.
04.09.2024
Тема 6.Классификация
архитектур
198

199.

Каждый процессорный элемент имеет выделенный (локальный) блок
оперативной памяти. Процессорные элементы совместно с блоками
памяти образуют матричную конфигурацию. Типичный представитель
матричных систем: ILLIAC IV.
Упрощенная схема вычислительной системы ILLIAC IV
Режим передачи информации, когда сообщение посылает один узел, а
принимают сразу все остальные узлы называется широковещательным.
04.09.2024
Тема 6.Классификация
архитектур
199

200.

Системы ОКМДP
К системам класса ОКМДР относятся ассоциативные системы, в которых
процессор выбирает данные не по адресу, а по значению. Системы с
ассоциативными процессорами оперируют с совокупностью разрядов с
одним и тем же номером (разрядный срез) из различных слов памяти.
Система с пословной обработкой
04.09.2024
Ассоциативная система ─
поразрядная обработка
Тема 6.Классификация
архитектур
200

201.

Модификация классификации Флинна для класса МКМДС
Системы МКМДС включают большое количество различных представителей.
В частности, МКМДС/Нс ─ многомашинные системы (мультикомпьютеры),
МКМДС/Вс ─ многопроцессорные системы (мультипроцессоры) .
04.09.2024
Тема 6.Классификация
архитектур
201

202.

Многопроцессорные системы
Системы UMA
(Uniform Memory Access) обеспечивают одинаковым
процессорным элементам однородный доступ к общей памяти. Такие системы
называют также симметричными мультипроцессорными системами SMP
(Symmetric Multi-Processing). Cвязи могут быть организованы на общей шине и
с помощью коммутаторов.
Системы COMA (Cache Only Memory Access) ─ локальная память каждого
процессорного элемента используется только как кэш память.
Системы NUMA (Non-Uniform Memory Access) ─ системы с неоднородным
доступом к памяти, состоят из нескольких однородных базовых модулей,
которые включают несколько ПЭ со своими локальными блоками памяти, а
также блок общей для всех ПЭ памяти.
В класс входят системы NC-NUMA (No Caching NUMA) ─ системы без
кэширования и CC-NUMA (Coherent Cache NUMA) ─ системы с согласованной
(когерентной) кэш памятью.
04.09.2024
Тема 6.Классификация
архитектур
202

203.

Топологические связи в многопроцессорных системах
Способ организации физических соединений между процессорами называется
топологией системы. Примеры:
а) двумерная решетка: Intel Paragon; б)двумерный тор: сеть SCI компании
Dolphin Interconnection Solution; в)полносвязная топология; г)двоичный гиперкуб
04.09.2024
Тема 6.Классификация
архитектур
203

204.

Законы Джина Амдала.
Первый закон. Производительность вычислительной системы, состоящей из
нескольких связанных между собой устройств, определяется самым
непроизводительным устройством.
Второй закон.
Пусть система состоит из p процессорных элементов.
Предположим, что k операций из N операций алгоритма могут выполняться
только последовательно, и 0 =k/N 1 ─ доля последовательных операций в
алгоритме. Тогда максимально возможное ускорение R равно:
1
R
(1 ) / p
04.09.2024
Тема 6.Классификация
архитектур
204

205.

Многомашинные системы
Массивно-параллельные системы MPP (Massive Parallel Processing) состоят
из однородных вычислительных узлов, включающих один или несколько
процессорных элементов, локальную память для каждого элемента и
коммуникационный процессор или сетевой адаптер. Системы обеспечены
скоростными
и
специализированными
каналами
связи,
хорошо
масштабируются.
Системы COW (Cluster Of Workstation) иногда NOW (Network Of WorkStation)
или кластерные архитектуры (Cluster Architecture) ─ представляют собой
объединение нескольких персональных компьютеров (могут быть десятки и
сотни) посредством стандартных сетевых средств связи. Машины, входящие
в кластерную систему, могут использоваться для совместного выполнения
одной и той же программы.
04.09.2024
Тема 6.Классификация
архитектур
205

206.

Некоторые специалисты выделяют в группе многомашинных систем ещё
и класс распределённых вычислительных систем, подразумевая
наличие в составе системы большого количества пространственно
рассредоточенных
аппаратных
и
программных
ресурсов,
функционирующих автономно, но согласованно под управлением единой
ОС верхнего уровня и собственных, локальных ОС .
Вычислительные сети
─ класс вычислительных систем, являющийся
частным случаем распределенных ВС. Отличаются большей независимостью и
сложностью образующих систему компонентов. Обычно отсутствует ОС верхнего
уровня. Вычислительные сети получили также названия метакомпьютеров
или Grid систем.
Компьютерные сети ─ вычислительные системы, в которых осуществляется
независимое использование машин, объединенных линиями связи.
04.09.2024
Тема 6.Классификация
архитектур
206

207.

Архитектуры с управлением потоком данных
Классификация архитектур.
Потоковые компьютеры.
Систолические компьютеры.
Нейрокомпьютеры.
Квантовые компьютеры.
Оптические компьютеры.
Потоковые компьютеры.
Характерная особенность машин управляемых данными (DFC ─ Data Flow
Computers): принципиальное отсутствие регистра счётчика команд, который
определяет порядок выполнения действий, то есть поток команд.
Последовательность
выполнения
операций
определяется
структурой
обрабатываемых данных и графом потока данных, что теоретически позволяет
достичь максимального распараллеливания вычислительного процесса. Основной
принцип потоковой обработки: всякое действие выполняется в тот момент,
когда для него готовы данные.
04.09.2024
Тема 6.Классификация
архитектур
207

208.

Пример: P=(a+b) d+(a+d) b+d b c
1 действие` 2 действие
3 действие
4 действие
r1:=a+b
r1:=r1*d
r1:=r1+r2
r1:=r1+r3
r2:=a+d
r2:=r2*b
r3:=d*b
r3:=r3*c
Граф потока данных
1 действие
2 действие
3 действие
+
+
+
a
b
c
4 действие
+
d
В общем случае для произвольного алгоритма, универсальная потоковая
машина должна содержать неограниченно большое количество ФУ, которые
должны быть связаны друг с другом линиями связи, чтобы иметь возможность
отображать на них любой потоковый граф.
04.09.2024
Тема 6.Классификация
архитектур
208

209.

Систолические машины
Разновидностью потоковых машин являются системы, которые называют
систолическими массивами (машинами). Это специализированные
системы, которые удобно использовать для реализации алгоритмов,
построенных на итерационных численных методах решения математических
задач типа:
xi (t0 ) ai ; xi (t j ) f i ( x1 (t j 1 ), x2 (t j 1 ),..., xn (t j 1 )), j 1,2,...; i 1,..., n.
В начальный момент времени в систему вводятся начальные значения ai, а затем
в параллельном режиме, как в потоковых машинах, производится вычисление fi,
определяющих значения xi на следующей итерации, которые затем вновь
поступают на вход системы. Таким образом, система осуществляет вычисления
как бы в «пульсирующем» режиме, отсюда и название ─ систолические ( систола
греч. ─ сжимание, сокращение, ритмические сокращения сердца)
04.09.2024
Тема 6.Классификация
архитектур
209

210.

Нейрокомпьютеры
Нейрокомпьютеры это специализированные компьютеры, основанные на теории
так называемых персептронов (perceptron ─ восприятие, представление) ─
устройств, моделирующих процесс восприятия внешней среды при помощи
сети нейронов.
Нейроном называется нервная клетка у биологических организмов. Нейроны через
аксоны (отростки) имеют многочисленные входные и выходные связи с другими
полностью аналогичными клетками. Если импульсы, поступившие в нейрон по
входным линиям связи, превышают некоторое пороговое значение, то нейрон
возбуждается и переходит в активное состояние, передавая на выходные связи
импульс возбуждения. Оказывается что такая структура обеспечивает хорошую
обучаемость всей системы, а стало быть и всего биологического организма в
целом.
Функциональная модель нейрона
04.09.2024
Тема 6.Классификация
архитектур
210

211.

Нейрокомпьютер представляет собой сеть очень простых процессорных
элементов, которые объединены также как нейроны в однослойные или
многослойные структуры. В каждый момент все процессорные элементы ─
«нейроны» работают параллельно, вычисляя функции активации, которые
сравнивают суммарное входное воздействие с пороговым и при
необходимости переводя процессорный элемент в активное состояние с
выдачей соответствующего выходного сигнала.
В начальный момент времени система процессорных элементов
подготавливается, настраивается с помощью задания пороговых значений для
каждого элемента и весовых коэффициентов линий связи. На вход подается
определенная совокупность сигналов и система начинает дискретно, в
параллельном режиме вычислять функции активации для каждого ПЭ.
Считается, что сеть пришла в равновесное состояние, если перестают
изменятся значения выходных сигналов процессорных элементов.
04.09.2024
Тема 6.Классификация
архитектур
211

212.

Распределяя определенным образом веса связей и пороговые значения для
процессорных элементов, можно настраивать сеть на решение задач
различных классов.
Нейрокомпьютеры можно «обучать», изменяя по определенному алгоритму
параметры сети процессорных элементов, таким образом, чтобы на заданных
образцах система давала правильный ответ, а затем предъявлять для
«опознания» не рассматривавшийся ранее объект.
Для нейрокомпьютеров отсутствуют стандартные понятия программирования,
которое заменяется легко автоматизируемым процессом обучения. Обученный
нейрокомпьютер по эффективности значительно превосходит традиционные
компьютеры.
Основные области применения нейрокомпьютеров в настоящее время:
распознавание образов, задачи искусственного интеллекта, поиск
экстремума, оптимизационные задачи.
04.09.2024
Тема 6.Классификация
архитектур
212

213.

Перспективные разработки.
Квантовые компьютеры. Основным логическим элементом является
отдельный атом вещества. Такой элемент называется кубитом (qubit ─ quantum
bit ─ квантовый бит). Квантовые свойства атомов позволяют организовать
естественный параллелизм хранения информации и вычислений, так как кубит
может в один и тот же момент времени может содержать и единицу и нуль. Кроме
того, размеры устройств и плотность хранения информации в этом случае
изменятся в сотни тысяч и миллионы раз.
Оптические
компьютеры.
Оптоэлектронные
логические
схемы
и
запоминающие устройства теоретически обеспечивают улучшение рабочих
характеристик компьютеров в десятки миллионов раз, так как частоты оптических
устройств в сотни миллионов раз выше частот, используемых в современных
электронных системах.
04.09.2024
Тема 6.Классификация
архитектур
213

214.

Тема 7. Компьютерные сети
Эволюция компьютерных сетей
1. Непосредственный доступ ко всем монопольно используемым ресурсам.
2. Пакетная обработка.
3. Многотерминальный доступ.
4. Многотерминальный удаленный доступ.
5. Глобальные сети.
6. Локальные сети.
Компьютерная сеть представляет собой совокупность компьютеров,
которые связаны между собой линиями связи. Это по сути распределенная
система, в которой компьютеры используются независимым способом.
В отличие от многомашинных систем, в компьютерных сетях отсутствует
связь между машинами через общую внешнюю память. Связь
осуществляется через так называемые сетевые адаптеры и
пространственно протяженные линии связи. Каждый подключенный к
сети компьютер работает под управлением имеющей специальные
сетевые возможности собственной ОС. Общая операционная система
отсутствует. Взаимодействие происходит при помощи сообщений,
передаваемых по линиям связи. С их помощью передаются данные и
запрашиваются необходимые ресурсы.
04.09.2024
Тема 7. Компьютерные сети
214

215.

Основные достоинства компьютерных сетей
возможность оперативного, практически мгновенного обмена информацией
между пользователями, имеющими доступ к компьютерам сети;
возможность совместного использования дорогостоящей и эффективной
аппаратуры, включенной в состав сети (разделение ресурсов);
возможность совместного использования программ и данных, хранящихся в
компьютерах сети, что позволяет экономить дисковую память из-за отказа от
дублирования файлов на каждом из компьютеров;
доступ к уникальной, то есть имеющейся в единичных экземплярах
информации для большого числа людей;
возможность использования для обработки информации более мощных
компьютеров;
возможность объединения вычислительных мощностей для решения
сложных задач.
04.09.2024
Тема 7. Компьютерные сети
215

216.

Проблемы, возникающие при работе в сети:
сохранность ценной информации общего использования;
обеспечение надежности работы сетевой аппаратуры и сетевых программ;
ограничение доступа к конфиденциальной информации;
защита от компьютерных вирусов — вредоносных программ, наносящих
различный ущерб аппаратуре и другим программам;
разрешение конфликтов, когда несколько пользователей одновременно
пытаются использовать одну и ту же аппаратуру, программы или данные и т. д.
Линии связи
Совокупность устройств, которые используются для передачи информации
между источником и приёмником информации, устройств выполняющих при
этом операции кодирования, декодирования, преобразования, передачи или
приема сообщений называется линией связи. или приемно-передающей
системой. Линии связи делятся на внутренние ─ проходящие внутри
компьютера и внешние ─ проходящие вне компьютера.
Протяженная в пространстве среда, «через» которую осуществляется
передача сообщения называется каналом связи или просто каналом. Канал
является важнейшей составной частью внешней линии связи.
04.09.2024
Тема 7. Компьютерные сети
216

217.

Способы передачи информации в компьютерных линиях связи
Параллельная передача. Каждый бит передается по отдельному проводнику,
все биты передаются одновременно. Линия связи, состоящая из нескольких
проводников, каждый из которых используется для передачи одного бита кода,
называется шиной..
Недостатки параллельного способа передачи информации:
1. Невозможность передачи информации на большие расстояния, так как
вследствие взаимного влияния проводников возникают искажения в
отдельных проводниках шины, увеличивающиеся
при увеличении
расстояния.
2. Высокая стоимость линии связи, состоящей из большого количества
проводников.
Параллельный способ передачи используется в основном во внутренних
линиях связи компьютера, а также для связи с некоторыми внешними
устройствами, например, принтером
Последовательная передача. Все биты передаются по одному и тому же
проводнику, последовательно друг за другом.
Асинхронный преобразователь служит для преобразования параллельно
передаваемого сигнала в последовательный. Пример: СOM порт компьютера.
04.09.2024
Тема 7. Компьютерные сети
217

218.

Последовательная передача
Синхронная
Асинхронная
При синхронной передаче источник и приемник сообщения должны быть
синхронизированы (совмещены) во времени по отправлению и приему
каждого байта. Синхронизация осуществляется от одного и того же
источника. Синхронизация может производится по отдельной линии, либо с с
помощью специальных сигналов по общей линии, когда кадр сопровождается
специальными байтами синхронизации в начале и конце кадра. Более
дорогостоящий способ, чем асинхронный.
При асинхронной передаче источник и приемник не синхронизируются.
Передача каждой очередной порции информации может начинаться в любой
момент времени. Кадр сопровождается одним стартовым битом в начале и
одним или двумя стоповыми в конце кадра.
Кадром называется совокупность битов, передаваемых по последовательной
линии связи за один сеанс передачи. Эта совокупность содержит одну или
несколько групп информационных битов, а также одну или несколько групп
служебных битов обеспечивающих правильную передачу.
04.09.2024
Тема 7. Компьютерные сети
218

219.

Схема кадра асинхронной последовательной передачи
Режимы передачи по последовательным каналам:
Симплексный ─ передача возможна только в одном направлении.
Полудуплексный ─ поочередная передача в двух направлениях.
Дуплексный ─ одновременная передача в двух направлениях.
Интерфейсом называется стандартизированный и унифицированный набор
аппаратных и программных средств, а также набор правил передачи
информации по линиям связи.
Примеры интерфейсов: параллельный
интерфейс Centronics, используемый при передаче информации на принтер;
последовательный интерфейс RS232-C, используемый для обмена с мышью,
модемом и т.д. Интерфейс реализуется с помощью контроллеров и драйверов
внешних устройств компьютера.
04.09.2024
Тема 7. Компьютерные сети
219

220.

Способы кодирования дискретной информации в компьютерах и
линиях связи
Потенциальное кодирование. Нулю соответствует один уровень напряжения
(например, B1=1 вольт), а единице ─ другой (например, B2=5 вольт).
Импульсное кодирование. Нулю соответствует кратковременный импульс
низкого напряжения, в единице ─ импульс высокого напряжения. При этом
импульсы могут быть одной и той же или разных полярностей.
Модуляция сигнала.
несущий сигнал
модулирующий
код
модулированный
сигнал
04.09.2024
Тема 7. Компьютерные сети
220

221.

Основные характеристики канала связи
Полоса пропускания. Интервал частот , min max, которые могут без
искажения передаваться по каналу связи, называется полосой пропускания
канала. Примеры: полоса пропускания слуха человека от min = 16 Гц до max
= 20 000 Гц, телефонной связи от min = 300 Гц до max = 3 400 Гц.
Минимальная длительность импульса. Длительность элементарного
импульса 0, с помощью которого передается одна двоичная цифра сообщения,
равна половине периода сигнала. Минимальный период определяется как
величина обратная максимальной частоте полосы пропускания max.
T
1
0
2 2 max
04.09.2024
Тема 7. Компьютерные сети
221

222.

Пропускная способность канала C определяется как отношение
передаваемого с одним импульсом количества информации Iimp ко времени 0.
Пропускная способность измеряется в битах за секунду (бит/с). Иногда эту
единицу называют бод.
Скорость передачи информации J определяется как отношение количества
переданной информации I к времени t, в течение которого оно передано. Так как 0
─ минимальное время передачи импульса, то C ─ максимальная скорость
передачи информации, поэтому: J C :
Максимальная скорость передачи информации по каналу связи равна
его пропускной способности
Максимальная дальность передачи по линии связи, без использования
вспомогательных средств. По дальности охвата территории сети делятся на:
локальные сети, ЛВС или LAN (Local Area Network);
городские сети, MAN (Metropolitan Area Network);
территориальные или региональные сети, WAN (Wide Area Network);
глобальные сети, ГВС или global network.
04.09.2024
Тема 7. Компьютерные сети
222

223.

Проблемы передачи информации по внешним линиям связи
Главное отличие внешних линий связи компьютера от его внутренних линий в том,
что внешние линии имеют принципиально большую протяженность в
пространстве. При этом линия проходит вне экранированного корпуса компьютера
по среде, создающей огромное количество сильных электромагнитных помех.
При наличии помех в линиях связи наблюдается искажение импульсов,
«заваливание» их фронтов.
Реальный импульс
Идеальный импульс
Передний фронт импульса
Идеальная
синусоида
Задний фронт импульса
04.09.2024
Тема 7. Компьютерные сети
223

224.

Медленное нарастание фронта импульса из-за высокой ёмкости протяженных
линий связи требует передачи данных с меньшей скоростью (частотой). Этим и
обусловлено наличие минимального времени передачи импульса. Если
передавать импульсы с большей частотой, то передний и задний фронты
соседних импульсов будут искажать друг друга. Отличить импульсы будет
невозможно.
Для повышения надёжности и правильности передачи информации по линиям
связи используются:
специальные методы кодирования;
подсчеты контрольных сумм;
передача сигнал-квитанции от получателя отправителю, в которой
подтверждается приём информации и правильность приёма.
Задачи обмена информации в компьютерных сетях решает специальная
аппаратура:
сетевые адаптеры ( в локальных сетях);
АПД ─ аппаратура передачи данных (в глобальных сетях);
передающие среды (кабели, повторители и т.д.).
04.09.2024
Тема 7. Компьютерные сети
224

225.

Стандартные среды передачи данных в сетях
Проводные (воздушные) линии связи представляют собой провода без
изолирующих или экранирующих оплёток, подвешенные на столбах. Низкая
пропускная способность и помехозащищенность. В настоящее время
практически не используются.
Кабельные линии, состоящие из одного или нескольких проводников,
заключенных в один или несколько слоёв изоляции (электромагнитный,
механический, климатический). Широко применяются также волоконнооптические кабели.
Радиоканалы наземной и спутниковой связи образуются с помощью
передатчиков и приёмников радиоволн. Диапазоны коротких, средних и
длинных волн обеспечивают дальнюю связь при невысокой скорости
передачи данных. Более скоростными являются каналы ультракоротких и
сверхкоротких волн.
04.09.2024
Тема 7. Компьютерные сети
225

226.

Стандарт 10Base-T. Витая пара. Представляет собой два скрученных (для
защиты от помех) электрических провода. Дешевая, быстро прокладываемая,
легко перестраиваемая архитектура. Максимальная дальность до 100 метров.
Концентратором или хабом (hub ─ ступица колеса) называется устройство,
обеспечивающее одновременное подключение к сети нескольких компьютеров.
Концентратор имеет от 4 до 16 выходов для подключения компьютеров и один
вход, через который концентратор подключается к трансиверу. Компьютеры
подключаются к концентратору с помощью кабеля. Компьютеры, подключаемые
к локальной сети, должны быть укомплектованы сетевым адаптером, к
которому подсоединяется второй конец кабеля, идущего от концентратора.
04.09.2024
Тема 7. Компьютерные сети
226

227.

Стандарт 10Base-2. Тонкий коаксиальный кабель. Диаметр проводника 0,89
мм. Также достаточно удобный для прокладки. Дальность до 185 метров.
Количество узлов в сети ─ до 30. Минимальное расстояние между блоками
доступа ─ 0,5 метра.
T - разветвитель ─ устройство, обеспечивающее подключения компьютера
к тонкому коаксиальному кабелю. Имеет один разъем для подключения к
сетевому адаптеру и два гнезда для подключения кабелей от соседних узлов
сети.
04.09.2024
Тема 7. Компьютерные сети
227

228.

Стандарт 10Base-5. Толстый коаксиальный кабель. Диаметр проводника
около 12 мм. Неудобен для прокладки. Дальность до 500 метров. Количество
узлов в сети ─ до 100. Минимальное расстояние между блоками доступа ─ 2,5
метра.
Терминатор ─ разъём, устанавливаемый на конце кабеля в качестве
заглушки.
Трансивер (transceiver — transmitter \ receiver — передатчик \ приемник),
представляет собой надеваемую на кабель коробку, внутри которой имеется
специальная игла. Она протыкает изолирующий слой и обеспечивает
подключение к проводнику кабеля без нарушения его электрических свойств.
04.09.2024
Тема 7. Компьютерные сети
228

229.

Схема подключения к толстому коаксиальному кабелю
Существующие сейчас телефонные линии должны быть повсеместно
заменены линиями, основанными на цифровой форме представления
информации ─ линиями ISDN (Integrated Services Digital Network — цифровая
сеть с интегрированными службами). Цифровая форма обеспечивает скорость
передачи информации до 2 Мбит/сек и дальность до 5 км при значительно более
высоком качестве, чем у телефонных линий. При переходе к цифровой связи
необходимость в модемах отпадает, так как форма сигнала в цифровой
телефонной сети и в компьютере одинаковая — цифровая.
04.09.2024
Тема 7. Компьютерные сети
229

230.

Стандарт 10Base-F. Волоконно-оптический кабель. Состоит из центрального
стеклянного проводника света и изолирующего слоя стекла.
Диаметр
сердцевины от 5 до 100 микрон. Полоса пропускания от 500 МГц до 100 ГГц.
Дорогой вид линий связи. Высокая стоимость и сложность монтажных работ.
Дальность до нескольких десятков километров.
04.09.2024
Тема 7. Компьютерные сети
230

231.

Топология сетей
Топологией сети называется способ организации физических соединений
между компьютерами сети. Терминалы, компьютеры, концентраторы и другие
подключенные к сети устройства называют узлами сети или станциями.
Различают следующие базовые типы топологий:
Полносвязная топология ─ сеть, в которой каждый компьютер сети связан
индивидуальной линией со всеми остальными узлами.
Полносвязная топология плохо масштабируемая и дорогая. Нужен отдельный
порт и отдельная линия для связи каждого узла сети с каждым другим узлом.
Применяется в многомашинных системах и в сетях с небольшим количеством
узлов. Обладает высокими перспективами развития, так как обеспечивает
высокую эффективность передачи информации.
Топологии, в которых отсутствуют отдельные линии связи между какими-либо
двумя узлами сети, называются неполносвязными. Обмен между такими
узлами требует транзитной передачи данных через узлы, связанные линиями.
04.09.2024
Тема 7. Компьютерные сети
231

232.

Ячеистая топология. Из полносвязной топологии удаляются линии, с низким
объёмом передаваемой информации. Ячеистая топология характерна для
глобальных сетей.
Топология общей шины. Одна из самых распространённых топологий.
Основные достоинства шинной топологии:
низкая стоимость монтажа;
унифицированный способ подключения;
хорошая масштабируемость;
мгновенный широковещательный режим передачи.
Основные недостатки шинной топологии:
низкая надёжность, любой дефект шины выводит из строя всю сеть целиком;
невысокая пропускная способность, в любой момент времени только один
компьютер может передавать данные.
04.09.2024
Тема 7. Компьютерные сети
232

233.

Топология кольцо. Данные передаются по замкнутым в кольцо линям связи от
одного узла к другому. Это похоже на шинную топологию, в которой концы шины
соединены друг с другом. Свойства также похожи на шинную топологию. Удобно
при необходимости организовывать обратную связь между узлами.
04.09.2024
Тема 6.Классификация
архитектур
233

234.

Топология звезда. Каждый компьютер подключается индивидуальной линией
связи к общему центральному устройству, которое может быть концентратором
или мощным компьютером. Центральное устройство может передавать
сообщения всем остальным узлам (широковещательный режим) или одному
конкретному адресату.
Основные достоинства звезды:
более высокая надёжность по сравнению с шинной топологией;
любое сообщение проходит через центр звезды, что позволяет
обеспечить высокую конфиденциальность с помощью организации
контроля за поступающими в центральное устройство сообщениями.
Основные недостатки звезды:
более высокая стоимость по сравнению с шинной топологией;
низкая масштабируемость.
04.09.2024
Тема 7. Компьютерные сети
234

235.

Популярной разновидностью
иерархическая звезда.
топологии
звезда
является
топология
Иерархическая звезда самая распространенная топология в локальных и
глобальных сетях.
04.09.2024
Тема 7. Компьютерные сети
235

236.

Адресация в сетях
При объединении в сети более двух компьютеров возникает проблема указания
адресата передаваемой информации. Адрес узла сети должен удовлетворять
следующим требованиям:
уникальная (однозначная) идентификация (распознание) любого
компьютера в сети любого масштаба и типа;
сведение к минимуму вероятности дублирования имён;
сведение к минимуму ручного труда операторов, администраторов и
пользователей при задании адреса в сети;
удобство работы с адресом для пользователей (например, для
запоминания);
адрес в сети должен иметь иерархическую структуру (наподобие почтового
адреса);
по возможности компактная структура у адреса.
Очевидно, что в целом эти требования взаимно противоречивы. На практике
используют несколько различных схем адресации, которые используются в
наиболее подходящих для них ситуациях. С помощью специального протокола
по адресу одного типа можно однозначно получить адрес другого типа.
04.09.2024
Тема 7. Компьютерные сети
236

237.

Основные схемы адресации
Аппаратная адресация в двоичной или шестнадцатеричной системе. Пример
аппаратного адреса: 009AF917718DCA700. Используется в малых и средних
по количеству узлов сетях. Адреса не имеют иерархической структуры.
Формируются и используются аппаратурой автоматически либо фиксируются
на заводе изготовителе. Недостаток: при необходимости замены части
оборудования может возникнуть потребность в серьезной перестройке сети.
Имена или символьные адреса. Примеры адресов: Newton, Star. Могут
иметь иерархическую структуру ─ доменная адресация в сети Интернет:
ssu.samara.ru. Удобны для использования людьми, так как обычно имеют
смысловую нагрузку. Назначаются администраторами локальных
и
глобальных сетей.
Числовые составные адреса. Пример: 219.09.154.21. Это IP ─ адресация в
сети Интернет. Фактически пользователь задает доменный, символический
адрес. Сервер DNS переводит его в IP адрес, а на конечном этапе, в
локальной сети аппаратура использует аппаратную схему адресации.
04.09.2024
Тема 7. Компьютерные сети
237

238.

Физическая и логическая структуризация сетей
В локальных сетях с небольшим количеством узлов (10 30) обычно используется
типовая топология (шина, кольцо, звезда) и однородные аппаратные средства.
При
увеличении масштаба сети с сохранением однородности структуры
появляются ограничения:
на длину линий связи;
на количество узлов;
на интенсивность трафика.
Трафик ─ это поток сообщений, рабочая нагрузка линии связи. Трафик
измеряется в количестве сообщений передаваемых по линии связи сети в
единицу времени.
Коммуникационные устройства, используемые в сетях
Повторители или репитеры (от repeat) ─ устройства, используемые для
физического соединения сегментов кабеля с целью увеличения общей длины
сети. Сегментом (кабельным) называется цельный участок кабеля, в котором
не используются никакие коммуникационные устройства.
Повторитель
передает сигнал, приходящий из одного сегмента сети, в её соседний сегмент.
04.09.2024
Тема 7. Компьютерные сети
238

239.

Повторитель позволяет преодолеть ограничение на длину одного кабельного
сегмента за счёт улучшения качества сигнала, восстановления его мощности,
восстановления фронтов сигнала.
Повторители, которые имеют несколько портов (разъёмов) и соединяют более
двух кабельных сегментов называются концентраторами ли хабами.
Концентраторы могут дублировать сигнал на всех портах (в шинной топологии)
или только на тот порт, к которому подключен следующий узел (кольцо). Имеются
и другие варианты работы концентраторов.
Физическая топология или конфигурация физических связей между
подключенными к сети компьютерами (узлами сети или
станциями)
определяется
фактическими
электрическими
соединениями, в том числе повторителями и концентраторами.
Логическая
структура
сети
соответствует
конфигурации
информационных потоков в сети.
04.09.2024
Тема 7. Компьютерные сети
239

240.

Концентраторы могут изменить физическую структуру (топологию) сети,
оставляя без изменения её логическую структуру.
Физическая и логическая структура сети совпадают
Физическая и логическая структура сети не совпадают
Если обеспечивать доступ к шине с помощью концентратора в порядке
A B C … F A, то получится кольцевая логическая структура при
физической шинной топологии.
04.09.2024
Тема 7. Компьютерные сети
240

241.

Если в топологии с общей шиной произойдет сбой оборудования какого-либо
узла, то вся сеть выйдет из строя. Использование концентратора для
физической реализации шины позволяет обойти сбойный узел. Физическая
структуризация сети с помощью концентраторов может повысить надёжность
работы сети, но требует более дорогого оборудования.
Для логической структуризации сети используются коммуникационные
устройства: мосты, коммутаторы, маршутизаторы и шлюзы.
В сетях, обслуживающих целые организации, возникает неоднородность
информационных потоков. Сеть фактически разбивается на некоторое
количество устойчивых групп узлов (подсетей): филиалы, отделы, рабочие
группы специалистов и т.д. Наиболее интенсивный трафик наблюдается
внутри подсетей и только небольшая часть сообщений уходит за их рамки.
Считается, что 80% трафика приходится на внутригрупповые сообщения и
только 20% трафика относится к внешнему.
Такую неоднородность
информационных потоков следует учитывать при разработке логической
структуры сети.
04.09.2024
Тема 7. Компьютерные сети
241

242.

Пусть узел А посылает сообщение узлу В. В данном случае логическая структура
сети ─ общая шина, то есть кадр передается на все узлы. И все компьютеры всех
отделов будут ждать, пока не завершится передача.
04.09.2024
Тема 7. Компьютерные сети
242

243.

Распространение трафика, предназначенного для узлов некоторого сегмента
сети, только внутри этого сегмента называется локализацией трафика.
Логическая структуризация сети осуществляется с помощью разбиения
сети на сегменты с локализованным трафиком.
Мост делит сеть на части ─ логические сегменты, осуществляя передачу
кадра из одного сегмента в другой только при явной адресации к узлу из
другого сегмента.
Мост использует для локализации трафика аппаратные адреса. Это затрудняет
распознавание принадлежности данного узла к сегменту, так как мост не знает.
топологии сети. Мост запоминает через какой порт поступил кадр от
конкретного компьютера и затем выставляет все поступающие к нему кадры на
этот порт, не выставляя их на остальные порты.
04.09.2024
Тема 7. Компьютерные сети
243

244.

Коммутаторы по принципу обработки кадров не отличаются от мостов.
Коммутатор отличается от моста тем, что он осуществляет обработку кадров,
поступающих от разных узлов в параллельном режиме. Для этого каждый порт
коммутатора имеет специализированный процессор (сопроцессор, канал
ввода/вывода), который работает одновременно со всеми остальными
сопроцессорами.
Ограничения, присущие мостам и коммутаторам, снимаются при использовании
маршрутизаторов или роутеров (router). Маршрутизаторы образуют
логические сегменты с помощью явно заданной иерархии адресов, в которых
присутствуют номера подсетей. Это обеспечивает высокую эффективность и
надёжность работы сети. В качестве маршрутизаторов обычно используются
достаточно мощные компьютеры.
Шлюзы используются для объедения сетей с различными типами аппаратного
и программного обеспечения.
04.09.2024
Тема 7. Компьютерные сети
244

245.

Совместное использование линий связи
Только в сетях с полносвязной топологией для связи между двумя любыми
узлами используется индивидуальные линии. Во всех остальных топологиях
для передачи сообщений несколько различных пар узлов используют одну и
ту же линию связи.
Линия связи, которая попеременно используется несколькими узлами для
передачи сообщений, называется разделяемой. Вообще, любой ресурс
используемый не в монопольном режиме называется разделяемым ресурсом.
Главная цель использования разделяемых ресурсов ─ снижение стоимости
системы.
Для разделяемых линий связи возникает несколько задач, обусловленных их
попеременным использованием. Это, в частности, группа чисто электрических
проблем,
связанных
с
согласованием
электрических
параметров
(сопротивления, ёмкости и т.д.). Однако основная группа проблем связана с
отделением во времени доступа к разделяемой линии различных пар узлов,
обменивающихся информацией.
04.09.2024
Тема 7. Компьютерные сети
245

246.

Метод доступа с контролем несущей и обнаружением коллизий
CSMA\CD (Carrier Sense Multiple Access\Collision Detection)
Или метод случайного доступа описывается стандартом IEEE 802.3,
который как следует из названия, относится к группе стандартов комитета 802
института инженеров по электротехнике и радиотехнике IEEE ─ Institute of
Electrical and Electronics Engineers.
Компьютер может передавать данные только когда линия связи свободна.
Важной частью метода является процедура проверки доступности линии
связи. После того, как компьютер убедился в том, что линия связи свободна,
он захватывает линию в монопольное использование и начинает передачу.
Время монопольного использования линии ограничивается временем
передачи одного кадра. После завершения передачи кадра линия связи
освобождается.
Кадром называется единица передачи данных по последовательной линии
связи, которая содержит наряду с передаваемыми «полезными» данными
различную служебную информацию (адрес получателя, адрес отправителя,
контрольные суммы и т.д.). Длина кадра до 4 Кбайт.
Все узлы одновременно начинают приём информации (широковещательная
передача). Анализируя адрес получателя и свой адрес адаптер опознаёт
направленное ему сообщение. При совпадении адресов адаптер записывает
кадр в буфер памяти компьютера.
04.09.2024
Тема 7. Компьютерные сети
246

247.

Если во время попытки начать передачу линия связи оказывается занятой, через
некоторое время отправитель повторяет попытку начать передачу.
Если после обнаружения линии свободной два или более узла одновременно
делают попытку начать передачу, то возникает коллизия.
В случайном методе доступа при обнаружении коллизии все сетевые адаптеры,
которые пытались передать свои кадры прекращаю передачу и после некоторой
паузы случайной длительности снова пытаются получить доступ к линии связи.
Процедуры согласования доступа к разделяемым ресурсам в общем случае могут
потребовать много времени на «накладные» расходы.
Для повышения
производительности системы в целом могут применяться комбинированные
подходы,
сочетающие
индивидуальные
линии
связи
с
несколькими
коммутаторами, осуществляющими процедуры согласования.
04.09.2024
Тема 7. Компьютерные сети
247

248.

Маркерный метод доступа
В детерминированном маркерном методе доступа, который описывается
стандартом IEEE 802.5, к разделяемой среде право на доступ к разделяемой
линии связи циклически передается от одного узла сети к другому с помощью так
называемого маркера ─ кадра специального формата.
Маркер может находится только в одном из дух состояний ─ линия свободна и
линия занята.Получив маркер узел, которому нужно передать данные, анализирует
состояние маркера и если линия свободна, то узел меняет состояние маркера на
линия занята и прикрепляет к нему свой кадр, содержащий адрес получателя.
Каждый узел, получивший кадр, анализирует адрес получателя и если он
совпадает с собственным адресом ─ записывает кадр в свой буфер, помещая
признак подтверждающий приём кадра.
Узел отправитель, получив кадр с признаком подтверждающим приём изымает
кадр из линии связи и отправляет
новый. После завершения передачи
сообщения передающий узел возвращает маркеру исходное состояние.
Время владения разделяемой линией ограничивается временем удержания
маркера, после истечения которого узел обязан освободить линию.
04.09.2024
Тема 6.Классификация
архитектур
248

249.

Методы коммутации
В современных сетях невозможно предоставить каждой паре взаимодействующих
узлов индивидуальную линию связи. Поэтому узлы используют разделяемые
ресурсы, в частности, разделяемые линии связи. В связи с этим возникает
необходимость в так называемом коммутационном оборудовании, которое
обеспечивает переключение разделяемой линии на очередную пару
взаимодействующих узлов. Абоненты сети (узлы) подключаются к коммутаторам
по индивидуальным линиям связи, а коммутаторы связаны друг с другом
разделяемыми линиями, которые используются всеми абонентами совместно.
Такая схема характерна и для обычных телефонных сетей.
04.09.2024
Тема 7. Компьютерные сети
249

250.

Существует три базовых схемы коммутации:
коммутация каналов;
коммутация пакетов;
коммутация сообщений.
По времени соединения сети делятся на сети с постоянной коммутацией и сети
с динамической коммутацией.
В первом случае каждая пара абонентов (узлов) образует соединение на
длительный
срок
(несколько
месяцев).
Соединение
формируется
обслуживающим персоналом путем соответствующей настройки оборудования.
Постоянную
коммутацию
называют
также
режимом
выделенных
(арендуемых) каналов.
Во втором случае коммутация выполняется во время сеанса связи
абонентов по заказу одного из них, а затем также по инициативе одного из
взаимодействующих абонентов ─
связь разрывается.
Время
взаимодействия при динамической коммутации составляет от нескольких
долей секунды до нескольких часов, в зависимости от базовой схемы
коммутации.
04.09.2024
Тема 7. Компьютерные сети
250

251.

Коммутация каналов
Коммутация каналов означает установление между узлами непрерывного
составного физического канала из последовательно соединенных отдельных
участков сети. Перед передачей данных необходимо выполнить процедуру
установления соединения по типу телефонного соединения перед разговором.
04.09.2024
Тема 7. Компьютерные сети
251

252.

Свойства соединения с помощью коммутации каналов:
необходимость предварительной установки соединения;
гарантированная пропускная способность после установки соединения;
неэффективность работы в условиях пульсирующего трафика, характерного
для компьютерных сетей;
невозможность использования аппаратуры, работающей с разной скоростью.
04.09.2024
Тема 7. Компьютерные сети
252

253.

Коммутация пакетов
Коммутация каналов не обеспечивает в компьютерных сетях с характерным
пульсирующим трафиком высокой пропускной способности. Коэффициент
пульсации ─ отношение средней интенсивности потока сообщений к
максимально возможному ─ составляет от 1:50 до 1:100.
При коммутации пакетов сообщение (логически самостоятельная порция
информации ─ запрос на передачу файла, передаваемый в ответе файл и т.д.),
разбивается в исходном узле на небольшие порции (до 4 Кбайт) ─ пакеты,
содержащие какую-либо часть сообщения, необходимую адресную информацию
и порядковый номер. Пакеты передаются по сети независимо друг от друга, а
после поступления в конечный пункт они собираются в цельное сообщение.
04.09.2024
Тема 7. Компьютерные сети
253

254.

Коммутаторы при пакетной коммутации имеют внутреннюю буферную
память, в которой при необходимости накапливаются пакеты. Это приводит к
сглаживаниям пульсации, которые, с одной стороны, могут вызывать
задержки для отдельных абонентов, а с другой ─ увеличивают общую
эффективность коммуникационного оборудования.
Коммутация пакетов может происходит в дейтаграммном режиме или в
режиме виртуальных каналов. При работе в дейтаграммном режиме
маршруты различных пакетов могут различаться. При работе в режиме
виртуальных каналов все пакеты следуют по одной и той же цепочке
коммутаторов, которые таким образом как бы образуют скоммутированный
канал.
Коммутация сообщений
При использовании коммутации сообщений единый блок данных ─ сообщение
целиком передается между транзитными узлами сети в временной
буферизацией (записью на диск) этого блока на каждом транзитном
компьютере, через который он проходит. Это может быть электронное письмо,
файл с документом или программой, передаваемый в автономном или
оффлайновом (от off line) режиме. Транзитные компьютеры при этом могут
работать как в режиме коммутации каналов, так и в режиме коммутации
пакетов.
04.09.2024
Тема 7. Компьютерные сети
254

255.

Базовые сетевые технологии
Сетевой технологией называется согласованный набор стандартных
соглашений и правил и реализующий их комплекс программно-аппаратных
средств (драйверов, адаптеров, кабелей и т.д.), достаточный для построения
работоспособной сети.
Cуществуют следующие базовые сетевые технологии: Ethernet, Token
Ring, FDDI, 100VG ─ Any LAN, Fast Ethernet, Gigabit Ethernet, WiFi,
Bluetooth и некоторые другие.
Некоторые особенности сетевой технологии Ethernet
Стандарт технологии Ethernet (эфирная сеть) был принят в 1980 году. По
некоторым данным количество сетей, построенных по этой технологии
превышает 5 миллионов. Топология ─ общая шина. Доступ к шине через
сетевые адаптеры. Каждый адаптер имеет уникальный аппаратный номер.
Передача данных со скоростью 10 Мбит/сек по витой паре, тонкому или
толстому коаксиальному или оптоволоконному кабелю. Случайный метод
доступа (CSMA/CD) к разделяемой линии связи. Максимальная длина сети
2500 метров, количество компьютеров в сети не более 1024. Достоинства:
экономичность, легкая масштабируемость, простота обслуживания.
04.09.2024
Тема 7. Компьютерные сети
255

256.

Некоторые особенности сетевой технологии Token Ring
Стандарт сетевой технологии Token Ring (маркерное кольцо, маркер ─ условный
знак) был разработан компанией IBM в 1984 году. Топология сети ─ кольцо с
пропускной способностью 16 Мбит/сек. Метод доступа маркерный. Максимальная
длина кольца ─ 4 километра, максимальное количество компьютеров ─ 260.
Обладает свойствами повышенной отказоустойчивости по сравнению с Ethernet.
Некоторые особенности сетевой технологии FDDI
Стандарт сетевой технологии FDDI (Fiber Distributed Data Interface ─
оптоволоконный интерфейс распределённых данных) был разработан в период с
1986 по 1988 год. Технология FDDI базируется на технологии Token Ring.
Топология сети ─ кольцо с пропускной способностью 100 Мбит/сек по двойной
волоконно-оптической линии длиной до 100 километров. Метод доступа ─
маркерный. Максимальное количество компьютеров ─ 500. Наиболее
отказоустойчивая технология локальных сетей.
04.09.2024
Тема 7. Компьютерные сети
256

257.

Некоторые особенности сетевой технологии Fast Ethernet
Стандарт технологии Fast Ethernet (быстрая эфирная сеть) был принят в 1995
году (стандарт IEEE 802.3а). Является развитием технологии Ethernet.
Топология ─ общая шина. Передача данных со скоростью 100 Мбит/сек по
оптоволоконному кабелю
или сдвоенной (счетверённой) витой паре..
Случайный метод доступа (CSMA/CD) к разделяемой линии связи.
Некоторые особенности сетевой технологии 100VG-Any LAN
Стандарт сетевой технологии 100VG-Any LAN был принят в 1995 году (стандарт
IEEE 802.12). Топология сети ─ общая шина с пропускной способностью 100
Мбит/сек. Метод доступа Demand Priority (метод приоритетных требований)
поддерживаемый концентраторами типа VG, который является развитием
случайного метода доступа. Поддерживает форматы кадров технологий Ethernet
и Token Ring (отсюда Any LAN ─ любая локальная сеть).
Некоторые особенности сетевой технологии Gigabit Ethernet
Стандарт технологии Gigabit Ethernet (гигабитная эфирная сеть) был принят
в 1999 году (стандарт IEEE 802.3z). Является развитием технологии Ethernet.
Топология ─ общая шина. Передача данных со скоростью 1000 Мбит/сек по
оптоволоконному кабелю
или сдвоенной (счетверённой) витой паре..
Случайный метод доступа (CSMA/CD) к разделяемой линии связи.
04.09.2024
Тема 7. Компьютерные сети
257

258.

Многоуровневая модель Open System Interconnection (OSI).
Организация взаимодействия различных узлов в сети является сложной
задачей, для решения которой используется универсальный прием
декомпозиции, когда решение сложной задачи разбивается на несколько
более простых. В данном случае узел сети разбивается на несколько
иерархических уровней, на каждом из которых сосредотачивается
определенное количество функций. Такой способ организации работы узла
называется многоуровневым подходом.
Базовые принципы многоуровневого подхода
Модули, образующие уровень, формируются таким образом чтобы они
обращались только к модулям нижележащих уровней, а результаты работы
модулей могут передаваться только вышележащим уровням. На каждом уровне
фиксируются его функции, а также межуровневый интерфейс. Эти соглашения
обеспечивают относительную независимость уровня и возможность его замены
без затрагивания остальных уровней.
Многоуровневый подход широко используется в различных программных
системах, например, в файловых системах ОС. Для узлов компьютерных
сетей многоуровневый подход имеет специфические особенности,
обусловленные тем, что при взаимодействии по крайней мере двух
компьютеров нужно обеспечить согласованную работу не менее двух
многоуровневых иерархических систем.
04.09.2024
Тема 7. Компьютерные сети
258

259.

Процедура взаимодействия узлов А и В может быть описана некоторой
совокупностью правил. Эта общая совокупность, также как и узел может
быть разбита на уровни. И для каждой пары подузлов, лежащих на одном и
том же уровне, можно выделить свой набор правил, образующих протокол
уровня.
Формализованная система правил, определяющих последовательность и
формат сообщений, которыми обмениваются сетевые компоненты, лежащие
на одном уровне, но в разных узлах называется протоколом уровня.
04.09.2024
Тема 7. Компьютерные сети
259

260.

Модули, которые реализуют протоколы соседних уровней одного и того же узла
также взаимодействуют друг с другом по чётко определённым правилам,
которые образуют интерфейс.
Таким образом, модули каждого уровня отрабатывают протоколы своего уровня и
интерфейсы с соседними уровнями.
Иерархически организованный набор протоколов, достаточный для
взаимодействия узлов в сети называется стеком коммуникационных
протоколов.
Содержание модели OSI
В начале 80-х годов XX века международная организация ISO (International
Organization for Standardization) и ряд других организаций разработали
совокупность стандартов, описывающих функционирование и возможности
сетей различных масштабов. Эту совокупность стандартов назвали моделью
взаимодействия открытых систем OSI (Open System Interconnection).
Отметим, что кроме OSI существуют и другие модели сетевых коммуникаций.
Модель OSI определяет:
семь уровней взаимодействия систем в сетях;
закрепляет за каждым уровнем имена;
исчерпывающим образом определяет функции каждого уровня;
исчерпывающим образом определяет межуровневые интерфейсы.
04.09.2024
Тема 7. Компьютерные сети
260

261.

В модели OSI все средства сетевого взаимодействия организованы в семь
уровней. Поэтому модель OSI часто называют семиуровневой моделью.
Модель OSI содержит описания следующих уровней:
физический;
канальный;
сетевой;
транспортный;
сеансовый;
представительный;
прикладной.
Три нижних уровня (физический, канальный, сетевой) относятся к
сетезависимым, они тесно связаны с технической реализацией сети, с
используемым коммуникационным оборудованием. Три верхних уровня
(сетевой, представительный и прикладной) ориентированы на приложение и
мало зависят от технической реализации. Транспортный уровень ─
промежуточный, он служит для отделения этих групп уровней друг от друга.
Выполняющаяся программа, в принципе, может взять на себя функции верхних
трех уровней (прикладного, представительного и сеансового), но она не в праве
вторгаться на более низкие уровни.
04.09.2024
Тема 7. Компьютерные сети
261

262.

Пусть приложение запрашивает некоторую информацию, находящуюся на
другом компьютере сети. В этом случае приложение должно по правилам,
описанным в интерфейсе прикладного уровня сформулировать запрос к этому
уровню. Обычно это запрос к файловой службе имеющей вид сообщения,
которое состоит из поля данных, заголовка и, возможно, хвостовой части.
Заголовок содержит необходимую служебную информацию, например, имя
файла, тип операции (чтение, запись), которую в соответствии с протоколом
прикладного уровня нужно по сети передать приложению адресату. Более точно:
прикладному уровню приложения адресата. В общем случае поле данных может
быть пустым или содержать какую либо информацию.
Прикладной уровень, оформив сообщение в соответствии с правилами
межуровневого интерфейса направляет его представительному уровню. И
вновь повторяются те же действия. В соответствии с протоколом
представительного уровня формируются заголовок 2-го уровня и возможно
хвост 2-го уровня. И так далее, вплоть до седьмого уровня:
На последнем седьмом уровне всё сообщение побитно передается по сети.
04.09.2024
Тема 7. Компьютерные сети
262

263.

Во время подъёма по уровням на машине адресате, каждый очередной
уровень обрабатывает заголовок своего уровня, выполняя описанные в них
действия, убирает этот заголовок и передает сообщение дальше.
04.09.2024
Тема 7. Компьютерные сети
263

264.

В стандарте OSI для обозначения единиц данных, с которыми имеют дело
протоколы различных уровней используется общее название протокольный
блок данных ─ PDU (Protocol Data Unit). Для обозначения блоков данных
конкретных уровней могут использоваться специальные названия: кадр,
пакет, дейтаграмма, сегмент.
В стандарте OSI определено только две разновидности протоколов коммутации:
протоколы с установленным соединением (коммутация каналов) и протоколы без
предварительной установки соединения или дейтаграмные протоколы
(коммутация пакетов).
Физический уровень OSI
На физическом уровне OSI описывается процесс передачи битов по физической
линии связи. Протокольным блоком данных является бит. На этом уровне
имеются стандарты экранированных и неэкранированных витых пар, тонких и
толстых коаксиальных кабелей и т.д., описываются их физические
характеристики,
такие как волновое сопротивление, полоса пропускания,
крутизна фронта импульса, скорость передачи данных, стандарты разъёмов и
назначение каждого контакта разъёма. Пример стандарта физического уровня
OSI: спецификация 10Base-T.
04.09.2024
Тема 7. Компьютерные сети
264

265.

Канальный уровень OSI
На канальном уровне отрабатываются приёмы совместного использования
разделенных линий связи. Протоколы канального уровня содержат описания
алгоритмов проверки доступности линии связи (например, протокол CSMA\CD),
описание алгоритмов обнаружения и коррекции ошибок и т.д. Протокольным
блоком данных считается кадр.
Канальный уровень обеспечивает корректную передачу каждого кадра с
помощью размещения в каждом кадре специальных контрольных сумм. При
обнаружении ошибки передачи кадра канальный уровень может повторно
передать поврежденный кадр. Однако исправление ошибок не является
обязанностью для протоколов канального уровня. Канальный уровень
обеспечивает передачу кадра между любыми двумя узлами сети стандартной
топологии (шина, кольцо, звезда)
В компьютере функции канального уровня возложены на сетевые адаптеры
и драйверы операционных систем.
Протоколы канального уровня исполняются в уздах локальных сетей
концентраторами, моcтами, коммутаторами и маршрутизаторами.
В глобальных сетях канальный уровень обеспечивает обмен кадрами
только для узлов, связанных индивидуальными линиями связи. Для этого
используются протоколы с названием PPP (Protocol Point to Point). А для
передачи сообщения через всю сеть используются сетевой уровень.
04.09.2024
Тема 7. Компьютерные сети
265

266.

Сетевой уровень OSI
Сетевой уровень служит для образования из несколько сетей с разными
топологиями и разными принципами передачи сообщений между узлами
единой среды обмена сообщениями. Например, в случае объединения
сетей с технологиями Ethernet и Token Ring.
На сетевом уровне OSI уточняется смысл термина сеть. А именно, сетью
считается совокупность компьютеров, объединенных в соответствии со
стандартной сетевой технологией и использующих для обмена сообщениями
протоколы канального уровня. А объединение сетей с различной технологией
для обмена сообщениями использует уже протоколы сетевого уровня.
Сети соединяются между собой с помощью маршрутизаторов, то есть устройств,
собирающих информацию о топологии межсетевых связей. Протокольным
блоком данных является пакет. Для доставки пакетов на сетевом уровне
используется понятие номер сети, и адрес получателя составляется по крайней
мере из двух частей: номера сети и номера узла в сети.
Для передачи пакета от отправителя, находящегося в одной сети, к
получателя в другой нужно совершить несколько транзитных передач по
наиболее подходящим маршрутам, которые как раз и выбираются
маршрутизаторами. Отметим, что кратчайший путь между узлами в разных
сетях не всегда оптимальный. Подбор оптимальных маршрутов главная
задача сетевого уровня. Примеры сетевых протоколов: IP и IPX.
04.09.2024
Тема 7. Компьютерные сети
266

267.

Транспортный уровень OSI
Транспортный уровень является связующим звеном между тремя нижними
уровнями (физический, канальный и сетевой) и тремя верхними ( сеансовый,
представительный и прикладной) или выполняющими их функции приложениями
(программами).
Транспортный уровень обеспечивает передачу данных верхним уровням с
высокой степенью надёжности. Модель OSI определяет для транспортного
уровня пять классов передачи данных, отличающихся друг от друга срочностью,
возможностью восстановления прерванной связи, способностью к обнаружению
и исправлению ошибок передачи данных.
Выбор класса транспортного уровня зависит с одной стороны от степени
надежности передачи данных на нижних уровнях, с другой ─ от требований
приложения или более высоких уровней. Если например, качество линий связи
на физическом и канальном уровнях высокое, то можно отключить
многочисленный проверки выбрав облегчённый класс транспортного уровня. И
наоборот, при низком качестве физического и канального уровней приходится
выбирать наиболее развитый класс транспортного уровня, подключающий
максимально возможный набор средств обнаружения и исправления ошибок
передачи данных. Примеры протоколов транспортного уровня: TCP и SPX.
04.09.2024
Тема 7. Компьютерные сети
267

268.

Сеансовый уровень OSI
Протоколы сеансового уровня обеспечивают фиксацию передающей и
принимающей сторон, синхронизацию их взаимодействия, управление
диалогом, выставление контрольных точек, позволяющих при сбое
осуществлять возврат к контрольной точке, а не началу передачи.
Сеансовый уровень часто объединяется с функциями более высоких
уровней.
Представительный уровень OSI
Протоколы представительного уровня OSI описывают форму представления
переданной по сети информации для её передачи на прикладной уровень
или в приложение. Фактически эти протоколы определяют способы
преобразования информации между различными системами кодировок,
использованными при передаче информации по сети. Кроме того, эти
протоколы обеспечивают необходимый уровень секретности.
Прикладной уровень OSI
С помощью протоколов представительного уровня пользователь получает
доступ к различным сетевым ресурсам. К этому уровню относятся такие
протоколы, как FTP, HTTP, Telnet и т.д.
04.09.2024
Тема 7. Компьютерные сети
268

269.

Стеки коммуникационных протоколов
В настоящее время используются некоторое количество различных стеков
коммуникационных протоколов. К наиболее популярным относятся стеки:
OSI, TCP/IP, IPX/SPX, NetBIOS/SMB, DECnet, SNA.
Большинство стеков на нижних, сетезависимых уровнях используют одни и те же
стандартизированные протоколы Ethernet, Token Ring и т.д. Различия в
основном проявляются на верхних уровнях. Протоколы этих уровней в
различных стеках часто не соответствуют рекомендуемому OSI разбиению.
Обычно все три верхних уровня объединяют в один.
Стек протоколов OSI международный, независимый от производителей
стандарт. Отличаются сложностью, которая требует больших затрат
вычислительных мощностей. используются для сетей с участием больших
машин.
Стек протоколов TCP/IP был разработан несколько десятилетий назад при
разработке сети ARPAnet, родоначальнице Интернета. Сегодня это один из
самых распространенных протоколов в мире. Основными протоколами стека
являются сетевой протокол IP и транспортный TCP. IP обеспечивает
продвижение пакета по сети, а TCP ─ его надежность. За время его
эксплуатации, стек вобрал в себя большое количество протоколов прикладного
уровня, например, протокол пересылки файлов FTP, почтовый протокол SMTP,
протокол WWW и т.д.
04.09.2024
Тема 7. Компьютерные сети
269

270.

Успехов на экзамене!
04.09.2024
Тема 7. Компьютерные сети
270