Классификация и схемотехника триггеров, счётчиков и регистров

1.

Триггеры
Триггер – последовательностное устройство, которое может находиться в одном из двух
устойчивых состояний. Переход из одного устойчивого состояния в другое происходит под
действием входных сигналов. Такой переход также называют переключением или
опрокидыванием.
Назначения входов триггеров
Информационные:
S – Вход для раздельной установки триггера в состояние 1
R – Вход для раздельной установки триггера в состояние 0
J – Вход для установки в состояние 1 JK-триггера
K – Вход для установки в состояние 0 JK-триггера
T – Счетный вход триггера
D – Вход для установки триггера в состояния 0 или 1
Управляющие:
V – Подготовительный вход для разрешения приема информации
C – Подготовительный вход для осуществления приема информации. Вход синхронизации
Классификация триггеров
1. По функциональному признаку,
определяющему поведение триггера
при воздействии сигналов управления,
различают:
а) RS-триггеры;
б) D -триггеры;
в) Т-триггеры;
г) JK-триггеры.
2. По способу управления различают:
а) асинхронные - переключение из одного состояния
в другое происходит с поступлением входного
сигнала на информационный вход;
б) синхронные (тактируемые) –
дополнительно к информационному триггер
имеет тактовый вход (для подачи тактовых
(синхронизирующих) импульсов); переключение
триггера осуществляется только при подаче
тактирующего (синхронимпульса) импульса.

2. Асинхронный RS-триггер (схема на элементах ИЛИ-НЕ)

RS – триггер имеет: 2 информационных входа (R,S); 2 выхода (Q,Q).
S от англ. Set – установка в «1» (Q = 1).
R от англ. Reset – сброс – установка в «0» (Q = 0).
R
1
Q
R
t
S
t
Q
1
Q
S
t
Q
t1 t2 t3 t4
t5
зап.“0”
зап.“0” зап.“1”
Активный
уровень «1»
S
S
Qn
Qn+1
0
0
0
0
0
0
1
1
0
1
0
1
0
1
1
1
1
0
1
0
1
0
0
0
1
1
X
запрещенное состояние!
режим хранения
(сост. не меняется)
запись «1»
запись «0»
хранение
T
R
t
R
Q
Q
УГО триггера
Qn - предыдущее состояние (состояние триггера до подачи
сигналов R,S).
Qn+1 - последующее состояние (состояние триггера после подачи
сигналов R,S).
X – безразличное состояние.

3. Асинхронный RS-триггер (схема на элементах И-НЕ)

S
&
Q
&
Q
R
R
S
Qn
Qn+1
0
0
X
запрещенное состояние!
0
1
X
0
запись «0»
1
0
X
1
запись «1»
1
1
X
Qn
хранение
S
t
R
Активный
уровень «0»
t
Q
T
R
S
УГО триггера
Q
Q
t
Q
t1 t2 t3
t4 t5
зап.“0” зап.“1”
хранение
t

4. Синхронный RS-триггер (RST-триггер )

&
S
S
&
С
Q
t
R
C
T
Q
S
t
R
C
Q
&
&
R
Q
S
УГО триггера
R
S
R
C
Qn
Qn+1
X
X
0
X
Qn
хранение
1
0
1
X
1
запись «1»
0
1
1
X
0
запись «0»
1
1
1
X
неопределенность
(запрещенный режим)
Переключение триггера производится только
при наличии тактового сигнала.
Вход С или CLK - тактовый вход, сокр. от
англ. «CLocK» - тактировать.
t
Q
t1 t2
t3 t4
зап.“1”
зап.“0”
хранение
t5
При C = 1 триггер становится прозрачным по
входам S и R, т.е. любые изменения сигнал ов
на входах S и R отражаются на входах S и R,
триггер переключается в соответствии с
таблицей истинности. Триггер становится
прозрачным.
Для нормальной работы триггера во время
действия синхроимпульса (сигнала по входу С)
сигналы R и S не должны изменяться!
При C = 0 первые два элемента работают как
инверторы, триггер находится в режиме
хранения информации Qn+1= Qn.
t

5. Двухступенчатый RS-триггер (MS-схема )

Для устранения прозрачности схемы триггера при С = 1 используется MS-схема
триггера (Master-Slave – мастер-помощник).
М-ячейка
S-ячейка
при C = 1 ячейка M прозрачна по вх. S,R;
ячейка S блокирована, в ней сохраняется предыдущая
ин-фа (предыдущее состояние).
при C = 0 информация из M-ячейки
переписывается в S-ячейку.
R TТ
C
S
Работа триггера осуществляется в 2 такта: в первом такте – установка 1 триггера (Mячейки);
во втором такте информация из M-ячейки переписывается в S-ячейку.
Q
Q

6. D-триггер

D-триггер имеет специальный информационный вход.
Другие названия: триггер задержки, фиксатор или прозрачная защелка.
D
&
S
&
Qn 1 D
Q
C
&
&
Q
C
D
Qn
Qn+1
0
X
Qn
Qn
хранение
1
1
X
1
запись «1»
1
0
X
0
запись «0»
R
Триггер задержки
Прозрачная защелка
С
С
t
D
t
Q
t1t2t3
t4 t5
t
при C = 1 изменение сигнала на
входе D вызывает изменение
сигнала на выходе Q.
D
t
D
t
Q
t1
t2
t3
t
Триггер задерживает (хранит)
информацию до следующего
синхроимпульса.
T
C
УГО
D-триггера
Q
Q

7.

D-триггер
асинхронные входы
D-триггер с входами
предустановки R и S.
S
D
C
R
Q
T
Q
S
R
C
D
Q
0
1
X
X
1
асинхр.
уст-ка «1»
0
асинхр.
уст-ка «0»
1
0
X
X
0
0
X
X
D-триггер можно построить на
основе синхронного RS-триггера.
1
1
1
1
синхр.
уст-ка «1»
D
1
1
0
0
синхр.
уст-ка «0»
S
1
T
запрещенное
состояние
Q
обычный
асинхр.
RS-триггер
обычный
D-триггер
C
Q
R
C
Переключение происходит при переходе
сигнала на тактовом входе из 0 в 1 (
), т.е.
по переднему фронту синхроимпульса.
C
C
C
Срабатывание происходит при
переходе тактового сигнала из 1 в
0 ( ), т.е. по заднему фронту
(срезу) синхроимпульса.

8.

T-триггер (счетный триггер)
Счетный Т-триггер специально не выпускается, но может быть построен на базе
других триггеров. Триггер имеет тактовый вход С, => триггер - синхронный.
R
T
С
Q
D
C
Q
S
T
C
Т-триггер на базе
D-триггера
Т-триггер на базе
RST-триггера
Данный триггер осуществляет
деление частоты на 2.
fвх
fвых
2
Q
t
Q
Q
t
Q
t
Диаграммы работы
Т-триггера
Т.е. на каждые два тактовых
импульса на выходе выдает
один импульс.
fвх – частота входного сигнала; fвых – частота выходного сигнала.

9. JK-триггер

JK-триггер – наиболее широко используемый универсальный триггер. На его основе
могут быть построены другие типы триггеров. JK-триггер получается из Т-триггера
введением дополнительных входов J и K.
Триггер имеет: информационные входы JK (от англ. jump и keep), тактовый вход С.
J
&
&
Q1
&
&
Q2
&
&
Q1
&
&
Q2
C
K
&
C
В данном случае JK-триггер выполнен по MS-схеме. Дополнительно могут присутствовать
входы асинхронной установки R и S.

10. JK-триггер

Работу JK-триггера можно описать функцией:
С
J
K
Qn
Qn+1
0
0
0
X
Qn
0
0
1
X
Qn
0
1
0
X
Qn
0
1
1
X
Qn
0
0
X
Qn
хранение
0
1
1
0
запись «0»
1
0
0
1
запись «1»
1
1
Qn
Qn
переключение
Qn 1 Q n J K Q n
J
TТ
C
хранение
D
С
C
1
TT
Q
K
УГО JK-триггера
“1”
J
Q
Q
Q
K
D-триггер на базе JK-триггера
J
C
TТ
S
J
C
C
R
K
TТ
Q
Q
Q
C
Q
K
T-триггер на базе JK-триггера
RS-триггер на базе
JK-триггера

11. Счетчики импульсов

Счетчик импульсов – функциональный узел для подсчёта импульсов, поданных на его вход.
счётчики строятся на триггерах.
Информационная емкость - коэффициент счёта (Kсч) – это число в двоичном
коде, до которого можно производить счёт (максимальное значение.)
Kсч = 2n, где n – число триггеров.
Если Kсч ≠ 2n , то счётчик имеет произвольный коэффициент счёта.
Классификация
По принципу действия:
1. асинхронные (последовательные) – каждый последующий триггер срабатывает от
предыдущего, а сигналы счёта подаются на первый триггер.
2. синхронные – тактовый сигнал подается сразу на все разряды, но срабатывание
последующего триггера происходит после того, как единицами заполнены все младшие
разряды.
По способу обработки информации:
1. прямого счёта – каждый последующий импульс прибавляет «1» к имеющейся
информации в счётчике (счёт на увеличение, счёт на сложение).
2. обратного счёта – с каждым тактовым импульсом от информации в счётчике вычитается
«1» (счёт на вычитание).
3. реверсивные – считают как в прямом (на сложение), так и в обратном (на вычитание)
направлении.

12. Асинхронный счётчик

Десятичный
код
Q3
Q2
Q1
Q0
0
0
0
0
0
1
0
0
0
1
2
0
0
1
0
3
0
0
1
1
4
0
1
0
0
5
0
1
0
1
6
0
1
1
0
7
0
1
1
1
8
1
0
0
0
9
1
0
0
1
10
1
0
1
0
11
1
0
1
1
12
1
1
0
0
13
1
1
0
1
14
1
1
1
0
15
1
1
1
1
(или счётчик с последовательным или сквозным переносом)
Из таблицы:
1. значение Qi изменяется только тогда, когда в младшем разряде
происходит переход сигнала с «1» на «0» (счётчики
последовательного типа);
2. значение Qi изменяется, когда предыдущие младшие разряды
заполнены единицами (счётчики параллельного типа).
Для организации счёта в обратном направлении необходимо все
выходы Q соединить с тактовыми входами С. В этом случае с
приходом тактового импульса информация будет убывать.
Диаграммы в счётчике обратного счёта получаются инверсией
диаграмм выходов Q (кроме С).
тактовый
вход
вход
сброса
СТ2 1
2
C
4
8
R
Q0
Q1
Q2
Q3
УГО счётчика импульсов
Обозначение:
СТ2 – двоичный счётчик;
СТ2/10, СТ10 – двоично-десятичный
счётчик, считает в двоичном коде от 0
до 9, на десятом импульсе
сбрасывается и считает заново.

13.

Асинхронный счётчик
Счётчик считает в
прямом направлении
(счет на увеличение).
Счётчик считает в прямом направлении (счёт на увеличение).
Счётчик является асинхронным, т.к. выходные сигналы появляются последовательно
во времени (значение Qi изменяется, когда в младшем разряде происходит переход
сигнала с «1» на «0»).

14. Синхронный счётчик Q1 Q2

Синхронный счётчик
Q1
Q0
Q2
Q3
PE = 1
&
J
C
&
J
TТ
&
J
TТ
&
J
TТ
C
C
C
C
K
K
K
K
R
R
R
R
TТ
≥15
выход
переполнения
сброс
1
С
PE = 1 – разрешение счёта
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
1
C
Q0
t
Q1
t
Q2
Q3
выход
переп.
t
t
t
t
Синхронный счётчик, т.к. выходные сигналы появляются по каждому тактовому
импульсу. Счётчик с параллельным переносом (или параллельного типа), т.е.
значение Qi меняется, когда младшие разряды заполнены единицами.

15. Реверсивный счётчик

Реверсивный счётчик считает как в прямом, так и в обратном направлении.
Как правило, имеет два тактовых входа: на увеличение (+1) и на уменьшение (-1).
“+1”
“1”
1
J
TТ
&
“1”
1
C
K
Q2
Q1
Q0
&
J
TТ
&
1
C
K
“1”
&
J
TТ
C
K
“-1”
В режиме вычитания входные импульсы подаются на вход «-1», при этом на вход «+1»
подаётся лог. 0.
В режиме сложения входные импульсы подаются на вход «+1», а на вход «-1» следует подать
лог. 0.
В данной схема – счётчик с последовательным переносом. Триггеры работают в как счётные
триггеры.

16. Регистры

Регистр – последовательностное устройство, предназначенное для приема, хранения,
передачи и преобразования информации.
Регистр может выполнять следующие операции:
– установка регистра в исходное состояние (сброс – запись нулевого кода);
– запись двоичного слова в регистр (в последовательной и/или параллельной форме);
– хранение информации;
– сдвиг хранимой информации влево или вправо;
– преобразование хранимой информации из последовательной формы в параллельную и
наоборот;
Регистры строятся на базе D-триггеров.
−поразрядные логические операции.
Различают регистры памяти и регистры сдвига.
Регистры памяти предназначены для временного хранения информации (данных).
Регистры сдвига (сдвиговые регистры) предназначены как для временного хранения
информации, так и для ее сдвига в сторону младших разрядов (вправо), так и в сторону
старших разрядов (влево) без изменения информации. Кроме того, регистры сдвига могут
преобразовывать информацию из параллельной формы в последовательную и наоборот.
Параллельный код (форма) – информация (двоичное число), появляющаяся на всех
разрядах регистра одновременно.
Последовательный код (форма) – информация (двоичное число), появляющаяся на одном
разряде регистра последовательно с каждым тактовым импульсом.

17. Регистры памяти (параллельные регистры)

Регистры памяти осуществляют: прием (запись), хранение и передачу информации.
Параллельными регистры называют из-за того, что запись двоичного числа осуществляется
во все разряды регистра одновременно, т.е. в параллельном коде. Все операции выполняются
также в параллельном коде, поэтому разряды регистра между собой не связаны.
D0
D
T
Q0
C
D1
D
Q0
T
Q1
Q1
C
C
D0
D1
D2
D3
D2
D
T
Q2
C
D3
D
C
Q2
T
Q3
Q3
Q0
Q1
Q2
Q3
1
2
3
4
t
D0 RG
Q0
D1
Q1
D2
Q2
D3
Q3
C
R
t
УГО регистра памяти
t
t
t
t
t
t
Запись информации в триггеры
регистра может происходить по
переднему и заднему фронту, а
также по уровню.
t
C
Часто регистры снабжаются входами асинхронного сброса R.
Регистры, работающие по фронту называются регистрами с динамическим тактовым входом.
Регистры работающие по уровню – со статическим тактовым входом.

18. Регистры памяти с тремя состояниями на выходе

Такие регистры образуются добавлением к регистру элементов с тремя состояниями.
1
D0 RG
Q0
D1
Q1
D2
Q2
D3
Q3
C
Q0
1
Q1
1
Q2
1
Q3
R
EO
D0 RG
Q0
D1
Q1
D2
Q2
D3
Q3
C
R
EO
Регистры памяти выпускаются 4-х, 8-х и
16-ти разрядными.
УГО регистра памяти с
тремя состояниями
Назначение: используются в микропроцессорных системах при работе на общую нагрузку
(шина адреса, шина данных).

19. Регистры сдвига (последовательные регистры)

Для создания регистров триггеры соединяются последовательно.
D0
D1
D2
1
D
T
1
D
C
D3
T
1
D
C
T
D
C
T
C
C
Q0
Q1
Q2
Q3
Для установки в исходное состояние (запись нулевого кода) триггеры снабжаются входом
сброса R (на схеме не показан).
Данный регистр представляет собой последовательно соединенные двоичные ячейки
памяти (триггеры). Под действием тактовых импульсов состояния ячеек памяти сдвигаются
(передаются) на последующие ячейки.
Схема регистра позволяет преобразовать
параллельный код и наоборот.
информацию
из
последовательного
в

20.

Регистры сдвига
1. Преобразование информации из последовательного кода в параллельный
C
1
2
D0
1
Q0 0
1
Q1 0
0
3
4
5
6
7
1
0
0
1
1
1
0
0
1
1
1
1
1
0
1
1
Q2 0
0
0
1
Q3 0
0
0
0
0
0
8
9
1
0
0
1
0
0
1
1
0
0
1
1
1
0
0
1
1
1
t
t
t
t
t
t
Вход
D0
используется
в
качестве
информационного. На вход D0 поступает
информация в последовательном коде, т.е.
данные вводятся в регистр последовательно
(поразрядно). D-триггер – триггер с задержкой
(передает информационный сигнал с D-входа
на выход Q с задержкой в один такт).
Из диаграмм видно, что данные со
входа D0 последовательно передаются
(сдвигаются) с каждым тактовым
импульсом. За 4 такта двоичное число
появляется на выходах Q0-Q3 в
параллельном коде.

21. Регистры сдвига

2. Преобразование информации из параллельного кода в последовательный
C
1
D0
1
D1
0
D2
1
Q0
1
Q2
Q3
3
4
5
0
1
1
6
7
t
t
t
1
D3
Q1
2
t
t
1
Существуют
выполняющие
операции.
t
1
0
В первом такте информация на D-входах
записывается в триггеры и с каждым
последующим
тактовым
импульсом
сдвигается влево (в сторону старших
разрядов). На выходе Q3 через 4 такта
получаем информацию в последовательном
коде.
t
1
0
1
t
t
SE – выбор режима (память/сдвиг): параллельная или
последовательная загрузка;
С1 – тактовый вход регистра сдвига;
С2 – тактовый вход регистра памяти.
универсальные
регистры,
все
описанные
ранее
К155 ИР1
D0 RG
Q0
D1
Q1
D2
Q2
D3
Q3
C1
C2
SE
DI

22. Регистры сдвига

Математические операции умножения и деления
С помощью регистров можно выполнять операции умножения и деления на 2.
Умножение хранящегося в регистре числа на 2
выполняется путем его сдвига влево и
записью «0» в младший разряд.
Пример.
000112 = 310 - пусть задано данное число
001102 = 610 - сдвигаем влево (умножаем на 2)
011002 = 1210 - сдвигаем влево (умножаем на 2)
Таким образом умножили число 3 на 4 и получили 12.
Деление на 2 осуществляется сдвигом
хранящегося в регистре числа вправо и
записью «0» в старший разряд, причем
деление на 2 целочисленное.
Пример.
011102 = 1410 - пусть задано число 14
001112 = 710 - сдвигаем вправо (делим на 2)
000112 = 310 - сдвигаем вправо (делим на 2)
В итоге разделили число 14 на 4 и получили целое число 3.