Наноэлектроника: устройства, цепи, архитектура

1.

Наноэлектроника: устройства, цепи,
архитектура
1

2.

OUTLINE
1. Microelectronics: Present status and challenges
- CMOS: the technology which has changed the world
- scaling and Moore’s Law
- the Red Brick Wall: “challenges” and challenges
2. Nanoelectronics: Physics and technology
- carbon nanotubes, graphene, spintronics, and other fashions
- physics options: ballistics, tunneling, quantum-mechanical interference
- the patterning challenge, the bottom-up approach
3. Hybrid CMOS/nanoelectronic circuits
- memory effects
- the hybrid circuits: history and evolution
- CMOL, FPNI, 3D CMOL and all that alphabet soup
4. Possible applications
- terabit-scale memories
- reconfigurable logic circuits
- the CMOL roadmap
- mixed-signal neuromorphic networks
5. Challenges
- molecular options: single-electronics vs. atomic reconfiguration
- advanced patterning methods
2
- summary and conclusions

3.

Из пещер к цифровому обществу
3

4.

CMOS MEMORY AND PROCESSORS
КМОП память и процессоры
Samsung SD card with
NAND flash memory chip
(Feb. 2009: 64 Gb on a
die at 43 nm fab)
Intel Core 2 Extreme microprocessors (2008):
45 nm fab, ~3×108 transistors, 4MB L2 cache,
power consumption ~75 W)
Флэш-память NAND отличается малыми
размерами запоминающей ячейки и,
соответственно, минимальной ценой единицы
информации; широко используется в
запоминающих устройствах таких
потребительских товарах, как цифровые
камеры и плееры MP3. Эта архитектура также
широко применяется для хранения данных в
камерах и сотовых телефонах.
Figure: Intel
4

5.

SILICON MOSFET: THE CONCEPT
Концепция полевого МОП транзистора
Линейный режим:
Исток
Насыщение:
Исток
Затвор
Затвор
Сток
Сток
5

6.

Современные полевые МОП транзисторы
Gate electrode
Spacer
Upper interfacial
region
High-k Gate
dielectric stack
Lg
Bulk high-k
film
Source
Si Substrate
(or SOI with Si
thickness 1/3 Lg)
Drain
Lower interfacial
region
6

7.

FET notation:
n-channel
CMOS LOGIC
p-channel
Inverter
NAND gate
CMOS cross-section
7

8.

СОЗУ SRAM
Operation idea:
5-6 transistors, access time below 1 ns, CMOS-scalable, A ~ 100 F2
8

9.

ДОЗУ DRAM
From 16 Mb up, non-planar; stuck at 512 Mb;
stopped to be the IC technology driver, but
still no good replacement
1 transistor, access in 10s ns, needs refresh, NOT scalable (C ~ 25 fF)
9

10.

NAND FLASH MEMORY: CELL
Interpoly
dielectric
Control
ControlGate
Gate
Tunnel
Floating Gate
oxide
Source
Drain
Fowler-Nordheim tunneling
Si
SiO2
7-8 nm
Si
10

11.

Log2 количества компонентов на
интегрированную функцию
Закон Мура (MOORE’S LAW)
11

12.

Закон Мура для интегрированных схем
Сложность интегрированных схем
Figure: Intel
12

13.

0,5 шага ДОЗУ
Технологический размер, мкм
Закон Мура для минимального размера
13

14.

Flash
Мин. размер структуры, нм
Транзисторов на чип
Закон Мура для плотности элементов
2009
DRAM
109
104
P
108
107
103
106
105
102
104
103
1970
1980
1990
2000
10
2010
14

15.

Физические основы закона Мура на примере MOSFET
Figure: R. Isaac (2001)
15

16.

Экономические основы закона Мура
New fab: ~ a few $B, currently ~30 are being built.
The semiconductor industry can progress only by
rolling over a large fraction of its revenue into the
development of the next generation of chips.
Чипы: Расходы на НИР и доходы
(млн. долларов)
Прирост 6.5%/год
Стоимость микропроцессоров
NAND Flash 2009:
~10-11 $/transistor (!!)
Прирост 12.2%/год
Figure: D. Hutcheson, VLSI Research
16

17.

DETOUR A: NOT EVERYTHING IS MOORE’S LAW
Rapid Single-Flux-Quantum (RSFQ) logic
1 THz
HTS RSFQ
(??)
LTS RSFQ
100 GHz
20 MJJ
0.3 um
10M JJ
0.5M JJ 0.5 um
1.0 um
0
50K JJ
10K JJ 2.0 um
3.5 um
10 GHz
0
0.030 um
0.045 um
0.07 um
0.10 um
CMOS
0.15 um
1 GHz
100 MHz
1995
1998
2001
2004
Year
2007
2010
770 GHz, 1.5 W
frequency divider
Flux 1 p
(~80,000 JJ)
17

18.

Флеш-память: взрывное развитие
18
Figure courtesy: B. G. Park

19.

MAGNETIC RECORDING
Hard Disk Drive (HDD)
7,200 rpm: ~10 m/s @ h ~10 nm
(for jet plane at h ~ 300 nm)
a
GMR Read
Sensor
Inductive
Write Element
d
D* =
W
8-10 nm
S S
N
B
N N
S S
N N
S S
N N
S
Recording Medium
19
Courtesy: U. Mastromatteo, STMicroelectronics

20. MAGNETIC RECORDING: AREAL DENSITY AS OF 2001

106
1E+6
arpers2000ac.prz
Areal Density Megabits/in2
105
1E+5
Areal Density Perspective
44 Years of Technology Progress
104
1E+4
Travelstar 30GT
Deskstar 40GV
1st GMR Head
Microdrive II
Ultrastar 73LZX
100% CGR
103
1E+3
60% CGR
1st MR Head
1E+2
102
1st Thin Film Head
10
1E+1
8.5 Million X Increase
25% CGR
1E+01
IBM Disk Drive Products
10-1
1E-1
Industry Lab Demos
10-2
1E-2
IBM RAMAC (First Hard Disk Drive)
1E-3
10-3
60
70
80
90
100
2000
110
2010
Production Year
Ed Grochowski at Almaden
20

21.

Far insufficient! - KKL
Magnetic Stability
• Magnetic Energy ~ Thermal Energy
Superparamagnetic limit
Criterion:100 s at room temperature
Material
Anisotropy
Shape
Anisotropy
constant K
(105erg/cm 3)
Volume V
(10-19 cm 3)
Size d (Å)
1/ f o e KV / kBT
Co
Crystalline
Sphere
(diameter d)
Fe
Shape Anisotropy
Disc
(diameter d, thickness t)
d/t=4
d/t=10
d/t=100
Crystalline
Sphere
(diameter d)
45
4.8
100
140
180
2.3
21
1.0
0.74
0.55
76
160
80
100
191
• Domain Size ~ Physical Size
• Proximity Effect
Courtesy: I. Schuller, UCSD

22.

NONVOLATILE MEMORY/STORAGE BATTLE
22
Courtesy: U. Mastromatteo, STMicroelectronics